

MOSFET シリーズ

PrestoMOS™ R60xxVNx シリーズを用いた 位相シフトフルブリッジ回路のスイッチング損失低減

位相シフトフルブリッジ（Phase-Shift Full-Bridge : PSFB）DC-DC コンバータは、サーバーや通信基地局に代表される各種産業機器向け電源や、太陽光発電の蓄電システムなどに広く利用されています。また近年では、電気自動車(EV)の急速な普及に従い、その充電器である充電ステーションなど、PSFB 回路の応用範囲は益々拡大しています。

PSFB 回路の特長としては、

- ・1 次側フルブリッジ回路について、ゼロ電圧スイッチング (Zero Voltage Switching : ZVS) 動作による低スイッチング損失。
- ・1 次側入力と 2 次側出力を絶縁可能。
- ・比較的大電力 (数 kW~) の取り扱いが可能

など、多くの利点が挙げられます。しかしその反面、一般的なハードスイッチング方式の DC-DC コンバータに比べて回路設計が難しく、使用するデバイス特性に合わせて適切に回路設計しないと期待通りの性能が発揮できないことがあります。

本アプリケーションノートでは、PSFB 回路における基本動作を解説し、その 1 次側 MOSFET のスイッチング特性と回路設計の最適化ポイントについて解説します。これらに対する理解が、弊社 PSFB 回路向けスーパージャンクション MOSFET (以下 SJ-MOSFET) 「PrestoMOS™ R60xxVNx」シリーズの性能を、十分に発揮するための手助けになることを期待します。

1. PSFB コンバータのアプリケーション例

Figure 1 に PSFB 回路のアプリケーション例を示します。PSFB 回路は、サーバーや通信基地局に代表される各種産業機器用電源、太陽光発電に代表される再生可能エネルギーの蓄電システム、EV 向け充電システム (充電ステーション) など、「絶縁分離・大電力・高効率」が要求されるシステムに広く使用されています。一般的な電力帯としては、数百 W から 10kW 以上の大電力アプリケーションに利用されます (これ以下の小電力アプリケーションには、コストや実装スペースなどの観点から一般的に不向きです)。また、PSFB 回路は単方向動作だけでなく、2 次側整流回路を同期整流方式にすることで双方向アプリケーションにも対応可能です。



Figure 1. PSFB 回路のアプリケーション例

2. PSFB コンバータの基本

2-1. 基本回路構成

Figure 2 に PSFB コンバータの基本回路図を示します。PSFB 回路の 1 次側は、一般的に 4 つのパワースwitch素子（MOSFET や IGBT など）を用いたフルブリッジ回路で構成されます。PSFB 回路では、これらのパワースwitch素子について、そのターン ON/OFF のタイミングを適切に位相シフトさせることで ZVS 動作を実現しています。

PSFBの1次側では共振用インダクタとして一般的にトランスの漏れインダクタンスを利用しますが、ZVSの動作範囲を広げるためトランスと直列に外付けインダクタを付加する場合もあります。本アプリケーションノートでは、その直列付加インダクタ L_s が使用される回路を前提とします。また、Figure 2の赤色部Q1とQ2で構成されるレグを「進みレグ(Leading leg)」、青色部Q3とQ4のレグを「遅れレグ(Lagging leg)」と呼びます。各レグをこのように呼称する理由については、次節2-2で説明します。




Figure 2. PSFB コンバータの基本回路図

2-2. 基本動作波形

Figure 3 に PSFB 回路の動作波形例を示します。これから分かるように、Q1 と Q2 の ON/OFF 状態が入れ替わった後、ある位相遅れで Q3 と Q4 の ON/OFF 状態が入れ替わります。このことから、一般的に Q1、Q2 を進みレグ、Q3、Q4 を遅れレグと呼びます。なお、Q1～Q4 の詳しい動作については、弊社アプリケーションノート「PrestoMOS™ シリーズによる位相シフトフルブリッジ回路の電力変換効率向上」^[1]で解説しておりますので、そちらをご参照下さい。

Figure 3 を詳しく見ると、進みレグと遅れレグの波形は同一ではないことが解ります。つまり、両者は単純に位相がシフトしただけの波形ではありません。注目すべき点は、ターン ON 後の電流波形の違いです。例えば、進みレグ Q1 および遅れレグ Q4 を例に説明します。進みレグ Q1 は、ターン ON 後にインダクタ電流 I_L （ドレイン電流 I_D ）の向きが反転するまでに、ある程度の時間的余裕があります。しかし、遅れレグ Q4 ではターン ON 後の短い時間で電流が反転するため、進みレグ Q1 に比べて電流反転するまでの時間的余裕が少なくなります。この点が、遅れレグの ZVS 動作が不十分になり易い要因の一つとなっています（詳しくは次節 2-3 より解説します）。

ターン ON 時の ZVS 動作が不十分になるとスイッチング損失が増大しますので、この遅れレグのターン ON を十分に ZVS 動作させることが、PSFB 回路の効率向上において非常に重要であると言えます。




Figure 3. PSFB コンバータの動作波形例

2-3. PSFB における ZVS 動作(ターン ON)と注意点

Figure 4 に PSFB 回路における ZVS 動作の手順を示します。下アームが OFF(C_{oss} 充電)状態から、ON(チャネル導通)状態に至るまでの過程を例に解説しています。Figure 4 から分かるように、PSFB 回路ではターン ON が ZVS 動作となります。この STEP1~4 の動作は基本的に進みレグ、遅れレグともに同様ですが、前節 2-2 で説明した通り、遅れレグの場合は Figure 4 の STEP4 の後に、電流の向きが反転(ソース⇒ドレイン方向からドレイン⇒ソース方向に反転)するまでの時間が、進みレグに比べて非常に短いです。つまり遅れレグでは、この電流反転までの短い期間で MOSFET 寄生容量 C_{oss} の電荷引き抜きが十分完了し、チャネルが ONしないとターン ON 損失が大きくなりますので注意が必要です。特に軽負荷においては、 C_{oss} の電荷を引き抜くための L_s のエネルギー($1/2 \times L_s I^2$)が重負荷に比べて小さく、電荷引き抜きが不十分になり易いため特に注意が必要です。また、使用する MOSFET によってターン ON 速度などのデバイス特性は異なりますので、デバイス特性に合わせた調整も非常に重要です(詳しくは第 3 章で説明します)。





STEP	1	2	3	4
電流 経路				
解説	・上アーム ON(チャネル導通)状態 ・下アーム OFF(Coss 充電)状態	・上アームがターン OFF。Ls の作用で電流は矢印方向に流れ続ける。 ・同時に下アームの Coss が放電開始 (下アーム V_{DS}が下降開始)	下アーム Coss が放電完了すると、内蔵ダイオード導通開始。	その後、下アームがターン ON。この時 V _{DS} はほぼ 0V なので、ZVS が成立する。

Figure 4. PSFB における ZVS 動作の概念図

2-4. ZVS の成立条件とターン ON タイミングの重要性

2-3節で説明したように、PSFB回路のターンON動作ではCoss電荷を引き抜くために、Lsのエネルギーを使用します。よって、このLsのエネルギーがCossの充電エネルギーを上回り、かつ電荷を引き抜く時間も十分であれば、ドレイン-ソース間電圧V_{DS}はほぼ0VとなりますのでZVSが成立します。ZVSはPSFB回路における理想的なソフトスイッチング動作で、ターンON損失はほぼゼロになります。遅れレグにおいて、このZVSが成立する条件は一般的に式(1)になります。ここで、I_{L1} は遅れレグQ3、Q4のON/OFF切り替え時のインダクタ電流、E_{oss_Q3}、E_{oss_Q4} はQ3、Q4 の出力容量Cossの充放電完了に必要なエネルギーをそれぞれ表します。

$$\frac{1}{2}L_s I_{L1}^2 > E_{oss_Q3} + E_{oss_Q4} \dots\dots\dots (1)$$

この(1)式より、軽負荷時は重負荷時に比べてI_{L1} が小さいためZVSの成立が難しく、負荷が大きくなるにつれてZVSの成立が容易になることが分かります。

一方、進みレグのMOSFETにおけるZVSの成立条件は、トランスの巻数比をnとして、一般的に式(2)で表すことができます。ここで、I_{L2} は進みレグQ1、Q2のON/OFF切り替わり時のインダクタ電流、E_{oss_Q1}、E_{oss_Q2} はQ1、Q2 のCossの充放電完了に必要なエネルギーを表します。

(2)式より、進みレグにおいては、2次側負荷インダクタンスLoのエネルギーもCossの充放電に寄与するため、遅れレグよりZVS動作が容易であることが分かります。

$$\frac{1}{2}(L_s + n^2 L_o) I_{L2}^2 > E_{oss_Q1} + E_{oss_Q2} \dots\dots\dots (2)$$

以上のように、特に軽負荷時の遅れレグについて、Cossの電荷引き抜き不十分(V_{DS}電圧が残留)になり易いです。このV_{DS}電圧が残留した状態では、ターンONが早過ぎるとスイッチング損失が大きくなります。また、逆にターンONが遅過ぎると、2-3節で説明したように電流反転にチャネルONが間に合わなくなり、この場合もターンON損失が大きくなります。このようにPSFB回路では、特に軽負荷時の遅れレグにおけるターンONタイミングのバランス調整が非常に重要になります（詳しくは、第3章で実際の調整例を紹介しながら説明します）。

もちろん Ls を十分大きくして、軽負荷域でも常に ZVS 動作するように設計出来ればこれらの調整は簡略化できます。しかし、実装面積の制約などにより、一般的に十分大きな Ls を確保することは難しい場合があります。

3. デバイス特性とターン ON タイミングの調整例

3-1. ゲート抵抗 R_{g_source} と電力変換効率

Figure 5-(a)にターン ON 側のゲート抵抗 R_{g_source} の条件別(①: 82Ω、②: 120Ω、③: 220Ω)の効率評価結果を、また Figure 5-(b)に出力電力 $P_{out}=1kW$ における各条件①～③の遅れレグのターン ON 波形を示します。使用したデバイスは、弊社の高速リカバリ型 SJ-MOSFET の最新世代品「PrestoMOS™ R6055VNZ4」です。Figure 5-(a)より、 R_{g_source} の値によって効率が大きく変化(条件①と③では最大 0.5%程度変化)することが分かります。

Figure 5-(b)のターン ON 波形を見ると、いずれの条件も C_{oss} の電荷の引き抜きは完全には完了しておらず、ドレイン-ソース間には約 150V の電圧が残留しています。2-4 節で説明した通り、一般的に PSFB 回路の遅れレグでは、このように ZVS 動作が不完全になり易いです。 R_{g_source} が小さい程この残留電圧が 0V 近傍に下降するまでの時間 t_f が短くなり、その分ターン ON 損失が減少しますので、条件①が最も高効率となります(さらに R_{g_source} を下げると、サージ増大により逆に効率が低下)。

この残留電圧は第 2 章で説明した通り、電荷引き抜きが不十分、もしくはターン ON タイミングが早過ぎる場合に見られます。なお、理想的な ZVS 動作においては、一般的に V_{DS} の残留電圧は観測されません。





Figure 5-(a). R_{g_source} 別の効率評価結果



V_{DS} 残留電圧が下降するまでの時間 t_f が短い
⇒ターン ON 損失が最も小さい

条件①に比べると若干 t_f が長い
⇒条件①に比べてターン ON 損失も若干増加

条件①に比べて大幅に t_f が長い
⇒条件①に比べてターン ON 損失が著しく増加

・デッドタイム(DT)の設定は条件①と②は同じ(200ns*)。
・条件③は破壊リスク回避のため 150ns*に下げて評価。
* $P_{out}=1kW$ 時

Figure 5-(b). $P_{out}=1kW$ における条件①～③のターン ON 波形(遅れレグ)

3-2. デッドタイム(DT)と電力変換効率

Figure 6-(a)に遅れレグのデッドタイム(DT_{lag})別の効率評価結果を示します。 Rg_{source} は 3-1 節で最も高効率だった $Rg_{source}=82\Omega$ に設定しています。使用したデバイスは、3-1 節と同様、弊社 SJ-MOSFET「R6055VNZ4」です。Figure 6-(a)を見ると、 $DT=300ns$ の条件 B が最も高効率となり、その条件から僅か $100ns$ 上下するだけで、大きく効率が低下することが分かります。また、この効率差は、軽負荷ほど顕著となり、負荷の上昇に従って差は小さくなります。これは、第 2 章で説明した通り、負荷が大きいほど $Coss$ 電荷を引き抜く Ls のエネルギーが大きくなり、理想的な ZVS に近付くためターン ON 損失がほぼゼロになり DT_{lag} の影響が小さくなるためです。





Figure 6-(a). デッドタイム(DT)別の効率評価結果

次に、Figure 6-(b)に、出力電力 $Pout=500W$ における、各条件の遅れレグのターン ON 波形を示します。これを見ると条件 B($DT_{lag}=300ns$)の V_{DS} 残留電圧(≒220V)が一番低いため、ターン ON 損失が最も小さくなることが解ります。これよりも DT_{lag} が短い条件 A では、条件 B よりも電荷引き抜きの時間が短く、 V_{DS} の残留電圧が大きいため、ターン ON 損失が大きくなります。また条件 B よりも DT_{lag} が長い条件 C では、逆にチャネル ON が遅過ぎるため電流反転に間に合わず、一度引き抜かれた $Coss$ 電荷が再充電(V_{DS} 再上昇)してしまい、この場合も条件 B よりターン ON 損失が大きくなります。これらの結果より、軽負荷におけるデッドタイム設定は、バランス調整が非常に重要だと理解できます。



DT_{lag} が短過ぎ(V_{DS} 電圧が十分下降する前にチャネルがターン ON)
⇒条件 B よりも V_{DS} 電圧が大きくなるためターン ON 損失が大きい。

DT_{lag} 適切
⇒ターン ON 損失が最も小さい。

DT_{lag} が長過ぎ(一度下降した V_{DS} 電圧が再上昇($Coss$ 再充電))
⇒この場合も、条件 B より V_{DS} 電圧が大きいため、ターン ON 損失が大きくなる。

Figure 6-(b). $Pout=500W$ における条件 A～C のターンオン波形(遅れレグ)

3-3. 進みレグのデッドタイム(DT_{lead})設定

3-2 節で、軽負荷における遅れレグでターン ON 損失を低減するには、ON タイミングを決定する Rg_{source} 、およびデッドタイム(DT_{lag})をバランス良く設定することが重要であることを説明しました。一方、進みレグは 2-2 節で説明したように、遅れレグに比べて電流反転まで十分な時間があり十分な電荷引き抜き（十分な V_{DS} 下降）が可能であるため、ZVS 動作は比較的容易です。また、2-4 節の(2)式で説明したように、進みレグについては 2 次側の負荷電流も電荷引き抜きに寄与するため、その観点からも遅れレグに比べて ZVS 動作が容易になります。

Figure 7 に $P_{out}=500W$ における進みレグのターン ON 波形例を示します。先述の通り、内蔵ダイオードの導通が開始する時点で V_{DS} はほぼ 0V に低下していますので、この時点から電流反転までの区間でターン ON が完了すれば ZVS が成立します。Figure 7 を見ると、進みレグは、遅れレグに比べてこの区間が非常に長いため、 DT_{lead} の調整可能範囲が広いことが解ります。そのため、一般的に進みレグは遅れレグよりも DT_{lead} を長く設定し、貫通電流が発生しないよう設定します(Figure 7 では $DT_{lead}=800ns$ と、遅れレグの 2 倍以上に設定しています)。

なお Figure 7 の V_{GS} 波形を見て分かるように、完全な ZVS 動作では、一般的に V_{GS} のターン ON 波形にプラトー領域は観測されません。




Figure 7. 進みレグのターン ON 波形例 ($P_{out}=500W$)

4. デバイス特性による適正条件の違い（他社比較）

Figure 8 に、先ほどの ROHM R6055VNZ4 と、同 Ron クラスの他社製品(MOSFET-A)の効率比較結果を示します。

R6055VNZ4 の R_{g_source} と DT_lag については、最高の効率となった第 3 章での条件を使用しました。また MOSFET-A の R_{g_source} と DT_lag の条件も、R6055VNZ4 と同様に第 3 章の方法で効率が最高となるよう調整しました。これを見ると、両デバイスは同 Ron クラスの製品にも関わらず、特に R_{g_source} の条件が大きく異なることが解ります。これは、両デバイスのスイッチング特性が大きく異なることに起因します。スイッチングに関連するデバイス特性としては、一般的に Q_g 特性があります。中でも Q_{gd} 特性は、 V_{DS} 電圧が残留する条件下ではターン ON 損失に大きな影響を与えるため、 Q_{gd} 特性に対する調整は特に重要になります。Figure 9 に R6055VNZ4 と MOSFET-A の Q_g 特性の比較を示します。これを見ると、両デバイスの Q_g 特性、特に Q_{gd} 特性が大きく異なることが分かります。MOSFET-A の Q_{gd} は R6055VNZ4 に比べて半分以上の値です(43nC に対して 18nC)。よって、MOSFET-A について、PSFB 回路の遅れレグで最も重要なターン ON タイミングを適正化するには、 R_{g_source} の値を R6055VNZ4 に比べて 2 倍以上に大きくする必要があります。参考に同 Ron クラスの他社品「MOSFET-B」の Q_g 特性も記載しておきます。これは MOSFET-A とは反対に、R6055VNZ4 よりも Q_g 値は大きいです。このように同 Ron クラスの製品でも、一般的にスイッチング特性は異なるためターン ON タイミングの調整は重要です。

話を効率比較に戻します。Figure 8 より、負荷が小さくなるに従って R6055VNZ4 の効率が高く($P_{out}=500W$ で約 0.4% 高く)なることが分かります。この R6055VNZ4 の結果は、幅広い負荷域で安定して高効率が要求されるコンピュータ用電源規格「80PLUS」などに対して、大きな優位点になります。

以上のように、ROHM R6055VNZ4 は業界最高クラスのスイッチング特性と低 Ron 特性を両立しているため、PSFB 回路において高い電力変換効率が期待できます。ただし、第 3 章で説明した通り、PSFB 回路において R6055VNZ4 の優れたデバイス性能を十分に発揮するためには、ターン ON タイミングの適正化が非常に重要になります。




Figure 8. 効率比較結果






Figure 9. Q_g 特性比較

5. R60xxVNX シリーズ ラインアップ

Figure 10 に、弊社最新世代の高速リカバリ型 SJ-MOSFET「PrestoMOS™ R60xxVNXz シリーズ」のラインアップを示します。今回評価に使った R6055VNZ4 をはじめ、幅広い R_{on} ラインアップを用意しておりますので、様々な電力帯の PSFB 回路に対応できます。また、本シリーズは業界最高クラスの高速リカバリ性能を誇るため、PSFB 回路だけでなく Totem-pole PFC や各種インバータ、モータドライバなど、高速リカバリ性能が要求されるトポロジに最適です。以下の仕様以外にも順次追加予定ですので、お気軽にお問合せ下さい。

Package	Part No.	V_{DS} (V)	I_D (A)	R_{on} Typ. (m Ω) $V_{GS}=15V$	R_{on} Typ. (m Ω) $V_{GS}=10V$	Q_g Typ. (nC) $V_{GS}=10V$	T_{rr} Typ. (ns)
TO-220FM 	R6018VNX	600	10	170	188	27	68
	R6024VNX	600	13	127	138	38	80
	R6035VNX	600	17	95	99	50	92
TO-220AB 	R6024VNX3	600	24	127	138	38	80
	R6035VNX3	600	35	95	99	50	92
TO-247 	R6055VNZ4	600	55	59	66	80	112
	R6077VNZ4	600	77	42	46	108	125

・詳しい仕様については、データシート等でご確認をお願いいたします
 ・仕様は予告なく変更することがありますのでご注意ください。

Figure 10. PrestoMOS™ R60xxVNX シリーズ ラインアップ

6. まとめ

- ・PSFB 回路は軽負荷時の遅れレグについて ZVS 動作が難しくなるため、この時のターン ON 損失を低減することが効率向上につながります。
- ・上記のターン ON 損失を低減するには、 R_g とデッドタイム(DT)を調整して、ターン ON タイミングを適正にすることが重要です。また、使用する MOSFET によって一般的にスイッチング特性は異なりますので、デバイスごとの調整も重要になります。
- ・ロームの最新世代 PrestoMOS™ R60xxVNXz シリーズは、高速リカバリ型 SJ-MOSFET の中で業界トップクラスのスイッチング性能と低 R_{on} 特性を両立しているため PSFB 回路において高い電力変換効率が期待できます。

7. 参考文献

- [1] PrestoMOS™ シリーズによる位相シフトフルブリッジ回路の電力変換効率向上
 アプリケーションノート (No.61AN028J, Rev.002) ローム株式会社, 2022 年 3 月

ご 注 意

- 1) 本資料の記載内容は改良などのため予告なく変更することがあります。
- 2) 本資料に記載されている内容は製品のご紹介資料です。ご使用に際しては、別途最新の仕様書を必ずご請求のうえ、ご確認ください。
- 3) ロームは常に品質・信頼性の向上に取り組んでおりますが、半導体製品は種々の要因で故障・誤作動する可能性があります。
万が一、本製品が故障・誤作動した場合であっても、その影響により人身事故、火災損害等が起こらないようご使用機器でのディレーティング、冗長設計、延焼防止、バックアップ、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の注意書が守られていない場合、いかなる責任もロームは負うものではありません。
- 4) 本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を説明するものです。
したがって、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいたします。
- 5) 本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ロームまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ロームはその責任を負うものではありません。
- 6) 本資料に掲載されております製品は、耐放射線設計はなされていません。
- 7) 本製品を下記のような特に高い信頼性が要求される機器等に使用される際には、ロームへ必ずご連絡の上、承諾を得てください。
・輸送機器（車載、船舶、鉄道など）、幹線用通信機器、交通信号機器、防災・防犯装置、安全確保のための装置、医療機器、サーバー、太陽電池、送電システム
- 8) 本製品を極めて高い信頼性を要求される下記のような機器等には、使用しないでください。
・航空宇宙機器、原子力制御機器、海底中継機器
- 9) 本資料の記載に従わないために生じたいかなる事故、損害もロームはその責任を負うものではありません。
- 10) 本資料に記載されております情報は、正確を期すため慎重に作成したものです。万が一、当該情報の誤り・誤植に起因する損害がお客様に生じた場合においても、ロームはその責任を負うものではありません。
- 11) 本製品のご使用に際しては、RoHS 指令など適用される環境関連法令を遵守の上でご使用ください。
お客様にかかる法令を順守しないことにより生じた損害に関して、ロームは一切の責任を負いません。
本製品の RoHS 適合性などの詳細につきましては、セールス・オフィスまでお問合せください。
- 12) 本製品および本資料に記載の技術を輸出又は国外へ提供する際には、「外国為替及び外国貿易法」、「米国輸出管理規則」など適用される輸出関連法令を遵守し、それらの定めにしたがって必要な手続を行ってください。
- 13) 本資料の一部または全部をロームの許可なく、転載・複写することを堅くお断りします。



ローム製品のご検討ありがとうございます。
より詳しい資料やカタログなどご用意しておりますので、お問合せください。

ROHM Customer Support System

<http://www.rohm.co.jp/contact/>