

## オペアンプ

入力/出力レール to レール  
低入力オフセット電圧オペアンプ

BD5291GWL

## 概要

BD5291GWL は入力/出力レール to レールの 1 回路入りオペアンプです。電源電圧 1.7 V で入力、出力ともレール to レールを実現しており、低電圧で動作させた場合でも広い入出力範囲を確保できます。また、MOSFET 入力であるため、バイアス電流は 1 pA(Typ)と非常に小さくセンサアンプ用途に最適です。

## 特長

- 低電圧動作が可能
- 入力/出力レール to レール
- 低入力オフセット電圧
- 高同相信号除去比
- 高スルーレート
- 小型パッケージ WLCSP

## 用途

- バッファ
- アクティブフィルタ
- センサアンプ
- バッテリ駆動機器

## 重要特性

- |                  |                                   |
|------------------|-----------------------------------|
| ■ 動作電源電圧範囲(単電源): | 1.7 V ~ 5.5 V                     |
| ■ スルーレート:        | 2.5 V/μs (Typ)                    |
| ■ 動作温度範囲:        | -40 °C ~ +85 °C                   |
| ■ 同相入力電圧範囲:      | V <sub>SS</sub> ~ V <sub>DD</sub> |
| ■ 入力オフセット電圧:     | ±2.5 mV (Max)                     |
| ■ 同相信号除去比:       | 70 dB (Min)                       |


## パッケージ

UCSP50L1 (5Pin)

W (Typ) x D (Typ) x H (Max)

0.84 mm x 1.14 mm x 0.55 mm

## 基本アプリケーション回路



端子配置図





Figure 1. 端子配置図

端子説明

端子番号	端子名	機 能
A1	OUT	出力
A3	VDD	正電源
B2	VSS	負電源/グラウンド
C1	-IN	反転入力
C3	+IN	非反転入力

ブロック図



各ブロック動作説明

1. AMP:  
レール to レールタイプの差動入力対及び、AB 級出力回路を備えた出力フルスイングオペアンプブロック。
2. Iref:  
オペアンプが動作するために必要な基準電流を供給するブロック。

## 発注形名情報

B D 5 2 9 1 G W L								-	E2
品番 BD5291GWL				パッケージ GWL: UCSP50L1				包装、フォーミング仕様 E2: リール状エンボステーピング (UCSP50L1)	

## 絶対最大定格(Ta = 25 °C)

項目	記号	定格	単位
電源電圧	V <sub>DD</sub> -V <sub>SS</sub>	7	V
差動入力電圧 <sup>(Note 1)</sup>	V <sub>ID</sub>	V <sub>DD</sub> - V <sub>SS</sub>	V
同相入力電圧範囲	V <sub>ICMR</sub>	(V <sub>SS</sub> - 0.3) ~ (V <sub>DD</sub> + 0.3)	V
入力電流 <sup>(Note 2)</sup>	I <sub>I</sub>	±10	mA
保存温度範囲	T <sub>stg</sub>	-55 ~ +150	°C
最大接合部温度	T <sub>jmax</sub>	150	°C

**注意 1:** 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただくようご検討をお願いします。

**注意 2:** 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

(Note 1) 差動入力電圧は反転入力端子と非反転入力端子間の電位差を示します。その時各入力端子の電位は V<sub>SS</sub> 以上の電位としてください。

(Note 2) 入力端子に約 V<sub>DD</sub> + 0.6 V、または、V<sub>SS</sub> - 0.6 V の電圧が印加された場合過剰な電流が流れる可能性があります。その場合は制限抵抗により入力電流が定格以下となるようにしてください。

熱抵抗<sup>(Note 3)</sup>

項目	記号	熱抵抗(Typ)	単位
		4 層基板 <sup>(Note 5)</sup>	
UCSP50L1			
ジャンクション—周囲温度間熱抵抗	$\theta_{JA}$	322.5	°C/W
ジャンクション—パッケージ上面中心間熱特性パラメータ <sup>(Note 4)</sup>	$\Psi_{JT}$	4.0	°C/W

(Note 3) JESD51-2A(Still-Air)に準拠。

(Note 4) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 5) JESD51-9 に準拠した基板を使用。

測定基板	基板材	基板寸法
4 層	FR-4	114.5 mm x 101.5 mm x 1.6 mm

1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm	99.5 mm□（正方形）	35 μm	99.5 mm□（正方形）	70 μm

## 推奨動作条件

項目		記号	最小	標準	最大	単位
電源電圧	単電源	Vopr	1.7	3.3	5.5	V
	両電源		±0.85		±2.75	
動作温度		Topr	-40	+25	+85	°C

## 電氣的特性

(特に指定のない限り  $V_{DD} = 3.3\text{ V}$ ,  $V_{SS} = 0\text{ V}$ ,  $T_a = 25\text{ }^{\circ}\text{C}$ )

項目	記号	温度範囲	規格値			単位	条件
			最小	標準	最大		
入力オフセット電圧 (Note 1) (Note 2)	$V_{IO}$	25 °C	-	0.1	2.5	mV	$V_{DD} = 1.8\text{ V}, 3.3\text{ V}$
		全温度範囲	-	-	3.8		
入力オフセット電圧温度ドリフト (Note 1) (Note 2)	$\Delta V_{IO}/\Delta T$	全温度範囲	-	0.8	-	$\mu\text{V}/^{\circ}\text{C}$	-
入力オフセット電流 (Note 1)	$I_{IO}$	25 °C	-	1	-	pA	-
入力バイアス電流 (Note 1)	$I_B$	25 °C	-	1	-	pA	-
回路電流 (Note 2)	$I_{DD}$	25 °C	-	650	900	$\mu\text{A}$	$R_L = \infty$ , $A_v = 0\text{ dB}$ , $V_{+IN} = V_{DD}/2$
		全温度範囲	-	-	970		
最大出力電圧 (High) (Note 2)	$V_{OH}$	25 °C	$V_{DD} - 0.1$	-	-	V	$R_L = 10\text{ k}\Omega$
		全温度範囲	$V_{DD} - 0.1$	-	-		
最大出力電圧 (Low) (Note 2)	$V_{OL}$	25 °C	-	-	$V_{SS} + 0.1$	V	$R_L = 10\text{ k}\Omega$
		全温度範囲	-	-	$V_{SS} + 0.1$		
大振幅電圧利得 (Note 2)	$A_v$	25 °C	80	105	-	dB	$V_{DD} = 1.8\text{ V}$
		全温度範囲	80	-	-		$V_{DD} = 3.3\text{ V}$
		25 °C	80	110	-		
		全温度範囲	80	-	-		
同相入力電圧範囲	$V_{ICMR}$	25 °C	0	-	1.8	V	$V_{DD} = 1.8\text{ V}, V_{SS} \sim V_{DD}$
			0	-	3.3		$V_{DD} = 3.3\text{ V}, V_{SS} \sim V_{DD}$
同相信号除去比 (Note 2)	CMRR	25 °C	70	90	-	dB	-
		全温度範囲	68	-	-		
電源電圧除去比 (Note 2)	PSRR	25 °C	70	90	-	dB	-
		全温度範囲	68	-	-		
出力ソース電流 (Note 3)	$I_{SOURCE}$	25 °C	4	6	-	mA	$V_{OUT} = V_{DD} - 0.4\text{ V}$
			-	17	-		output short current
出力シンク電流 (Note 3)	$I_{SINK}$	25 °C	9	15	-	mA	$V_{OUT} = V_{SS} + 0.4\text{ V}$
			-	35	-		output short current
スルーレート	SR	25 °C	-	2.5	-	V/ $\mu\text{s}$	$C_L = 25\text{ pF}$
利得帯域幅積	GBW	25 °C	-	3.0	-	MHz	$V_{DD} = 1.8\text{ V}$ , $f = 100\text{ kHz}$ Open loop
			-	3.2	-	MHz	$V_{DD} = 3.3\text{ V}$ , $f = 100\text{ kHz}$ Open loop
位相余裕	$\theta$	25 °C	-	40	-	deg	Open loop
入力換算雑音電圧	$V_n$	25 °C	-	18	-	$\text{nV}/\sqrt{\text{Hz}}$	$A_v = 40\text{ dB}$ , $f = 1\text{ kHz}$
全高調波歪率+雑音	THD+N	25 °C	-	0.005	-	%	$V_{OUT} = 0.4\text{ V}_{P-P}$ , $f = 1\text{ kHz}$

(Note 1) 絶対値表記

(Note 2) 全温度範囲  $T_a = -40\text{ }^{\circ}\text{C} \sim +85\text{ }^{\circ}\text{C}$ 

(Note 3) 高温環境下では IC の熱抵抗を考慮し、出力電流値を決定してください。

出力端子を連続的に短絡すると、発熱による IC 内部の温度上昇のため出力電流値が減少する場合があります。

## 電気的特性用語説明

ここでは本データシートに用いられる用語の説明を記述します。項目と一般的に使用される記号も示します。  
ここに挙げる項目名や記号、意味については他メーカーや一般の文書等とは異なる場合がありますのでご注意ください。

### 1. 絶対最大定格

絶対最大定格項目は瞬間的であっても超えてはならない条件を示すものです。絶対最大定格を越えた電圧の印加や絶対最大定格温度環境外での使用は、IC の特性劣化や破壊を生じる原因となります。

#### (1) 電源電圧 (VDD/VSS)

VDD 端子と VSS 端子との間に内部回路の特性劣化や破壊なしに印加できる最大電圧を示します。

#### (2) 差動入力電圧 ( $V_{ID}$ )

+入力端子と-入力端子の間に IC の特性劣化や破壊なしに印加できる最大電圧を示します。

#### (3) 同相入力電圧範囲 ( $V_{ICMR}$ )

+入力端子と-入力端子に IC の特性劣化や破壊なしに印加可能な最大電圧を示します。

最大定格の同相入力電圧範囲は IC の正常動作を保証するものではありません。IC の正常動作を期待する場合は電気的特性項目の同相入力電圧範囲に従う必要があります。

### 2. 電気的特性項目

#### (1) 入力オフセット電圧 ( $V_{IO}$ )

+入力端子と-入力端子との間の電位差を示します。出力電圧を 0 V にするために必要な入力電圧差とも言い換えることができます。

#### (2) 入力オフセット電圧ドリフト ( $\Delta V_{IO}/\Delta T$ )

周囲温度変動に対する入力オフセット電圧変動の比を示します。

#### (3) 入力オフセット電流 ( $I_{IO}$ )

+入力端子と-入力端子の入力バイアス電流の差を示します。

#### (4) 入力バイアス電流 ( $I_B$ )

入力端子に流れ込むあるいは入力端子から流れ出す電流を示します。+入力端子の入力バイアス電流と-入力端子の入力バイアス電流との平均値で定義します。

#### (5) 回路電流 ( $I_{DD}$ )

IC 規定の条件及び無負荷、定常状態において流れる IC 単体の電流を示します。

#### (6) 最大出力電圧 (High)/最大出力電圧 (Low) ( $V_{OH}/V_{OL}$ )

規定の負荷条件で IC が出力できる電圧範囲を示します。一般的に最大出力電圧 High と Low に分けられます。

最大出力電圧 (High)は出力電圧の上限を示しており、最大出力電圧 (Low)は出力電圧の下限を示しています。

#### (7) 大振幅電圧利得 ( $A_v$ )

+入力端子、-入力端子の差電圧に対する出力電圧への増幅率(利得)を示します。通常、直流電圧に対する増幅率(利得)です。

$$A_v = (\text{出力電圧})/(\text{差動入力電圧})$$

#### (8) 同相入力電圧範囲 ( $V_{ICMR}$ )

IC が正常に動作する入力電圧範囲を示しています。

#### (9) 同相信号除去比 (CMRR)

同相入力電圧を変化させた時の入力オフセット電圧の変動を比で示しています。通常、直流変動分です。

$$CMRR = (\text{同相入力電圧変化分})/(\text{入力オフセット電圧変動分})$$

#### (10) 電源電圧除去比 (PSRR)

電源電圧を変化させた時の入力オフセット電圧の変動を比で示しています。通常、直流変動分です。

$$PSRR = (\text{電源電圧変化分})/(\text{入力オフセット電圧変動分})$$

#### (11) 出力ソース電流/出力シンク電流 ( $I_{SOURCE}/I_{SINK}$ )

規定の出力条件(出力電圧や負荷条件等)で出力できる最大の出力電流を示します。出力ソース電流と出力シンク電流に分けられます。出力ソース電流は IC からの流出電流を示しており、出力シンク電流は IC への流入電流を示しています。

#### (12) スルーレート (SR)

オペアンプの動作速度を表すパラメータです。出力電圧が規定した単位時間当りに変化できる割合を示します。

#### (13) 利得帯域幅積 (GBW)

利得の傾きが 6 dB/octave の領域における任意の周波数と、その利得の積を示しています。

## 電氣的特性用語説明 - 続き

- (14) 位相余裕 ( $\theta$ )  
オペアンプの利得が 1 となる周波数において、位相遅れ  $180^\circ$ からの位相の余裕度を示しています。
- (15) 入力換算雑音電圧 ( $V_n$ )  
オペアンプの内部で発生する雑音電圧を等価的に入力端子に直列に接続される理想電圧源で表したものです。
- (16) 全高調波歪率+雑音 (THD+N)  
出力信号に対する高調波成分と雑音成分の含有率を示しています。

## 特性データ




Figure 2. 回路電流 vs 電源電圧






Figure 3. 回路電流 vs 温度

Figure 4. 最大出力電圧(High) vs 電源電圧  
( $R_L = 10\text{ k}\Omega$ )Figure 5. 最大出力電圧(High) vs 温度  
( $R_L = 10\text{ k}\Omega$ )

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

特性データ - 続き




Figure 6. 最大出力電圧(Low) vs 電源電圧  
(R<sub>L</sub> = 10 kΩ)




Figure 7. 最大出力電圧(Low) vs 温度  
(R<sub>L</sub> = 10 kΩ)




Figure 8. 出力ソース電流 vs 出力電圧  
(V<sub>DD</sub> = 3.3 V)




Figure 9. 出力ソース電流 vs 出力電圧  
(V<sub>DD</sub> = 5.5 V)

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。



特性データ - 続き




Figure 10. 出力ソース電流 vs 温度  
( $V_{OUT} = V_{DD} - 0.4\text{ V}$ )




Figure 11. 出力シンク電流 vs 出力電圧  
( $V_{DD} = 3.3\text{ V}$ )




Figure 12. 出力シンク電流 vs 出力電圧  
( $V_{DD} = 5.5\text{ V}$ )




Figure 13. 出力シンク電流 vs 温度  
( $V_{OUT} = V_{SS} + 0.4\text{ V}$ )

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## 特性データ - 続き




Figure 14. 入力オフセット電圧 vs 電源電圧




Figure 15. 入力オフセット電圧 vs 温度



Figure 16. 入力オフセット電圧 vs 同相入力電圧  
( $V_{DD} = 3.3 \text{ V}$ )

Figure 17. 大振幅電圧利得 vs 電源電圧

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## 特性データ - 続き




Figure 18. 大振幅電圧利得 vs 温度




Figure 19. 同相信号除去比 vs 電源電圧




Figure 20. 同相信号除去比 vs 温度




Figure 21. 同相信号除去比 vs 周波数

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## 特性データ - 続き




Figure 22. 電源電圧除去比 vs 温度  
( $V_{DD} = 1.7\text{ V} \sim 5.5\text{ V}$ )




Figure 23. 電源電圧除去比 vs 周波数




Figure 24. 入力バイアス電流 vs 温度  
( $V_{DD} = 3.3\text{ V}$ )




Figure 25. 入力換算雑音電圧 vs 周波数  
( $V_{DD} = 3.3\text{ V}$ )

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## 特性データ - 続き




Figure 26. 電圧利得・位相 vs 周波数  
( $V_{DD} = 3.3\text{ V}$ , Open loop)




Figure 27. ユニティゲイン周波数 vs 温度




Figure 28. 利得帯域幅積 vs 温度




Figure 29. 位相余裕 vs 負荷容量

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## 特性データ - 続き







Figure 30. スルーレート vs 電源電圧

Figure 31. スルーレート vs 温度  
( $V_{DD} = 3.3\text{ V}$ )Figure 32. 入出力波形  
( $V_{DD} = 5\text{ V}$ ,  $A_V = 1$ ,  $R_L = 2\text{ k}\Omega$ ,  $C_L = 10\text{ pF}$   
 $V_{IN} = 3\text{ V}_{P-P}$ ,  $T_a = 25\text{ }^{\circ}\text{C}$ )Figure 33. 入出力波形  
( $V_{DD} = 5\text{ V}$ ,  $A_V = 1$ ,  $R_L = 2\text{ k}\Omega$ ,  $C_L = 10\text{ pF}$   
 $V_{IN} = 100\text{ mV}_{P-P}$ ,  $T_a = 25\text{ }^{\circ}\text{C}$ )

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## 特性データ - 続き




Figure 34. 入出力波形  
 $(V_{DD} = 5\text{ V}, A_V = -1, R_L = 2\text{ k}\Omega, C_L = 10\text{ pF})$   
 $V_{IN} = 3\text{ V}_{P-P}, T_a = 25\text{ }^{\circ}\text{C}$




Figure 35. 入出力波形  
 $(V_{DD} = 5\text{ V}, A_V = -1, R_L = 2\text{ k}\Omega, C_L = 10\text{ pF})$   
 $V_{IN} = 100\text{ mV}_{P-P}, T_a = 25\text{ }^{\circ}\text{C}$

(\*)上記のデータは代表的なサンプルの測定値であり、保証するものではありません。

## アプリケーションヒント

## 測定回路 1 NULL 測定条件

 $V_{DD}$ ,  $V_{SS}$ ,  $E_K$ ,  $V_{ICM}$ ,  $V_{RL}$  の単位:V

測定項目	$V_F$	SW1	SW2	SW3	$V_{DD}$	$V_{SS}$	$E_K$	$V_{ICM}$	$V_{RL}$	計算式
入力オフセット電圧	$V_{F1}$	ON	ON	OFF	3.3	0	-1.65	1.65	-	1
大振幅電圧利得	$V_{F2}$	ON	ON	ON	3.3	0	-0.5	0.9	1.65	2
	$V_{F3}$						-2.5		1.65	
同相信号除去比 (同相入力電圧範囲)	$V_{F4}$	ON	ON	OFF	3.3	0	-1.5	0	-	3
	$V_{F5}$							3.3	-	
電源電圧除去比	$V_{F6}$	ON	ON	OFF	1.7	0	-0.9	0	-	4
	$V_{F7}$				5.5				-	

## 計算式

1. 入力オフセット電圧( $V_{IO}$ )

$$V_{IO} = \frac{|V_{F1}|}{1+R_F/R_S} \quad [V]$$

2. 大振幅電圧利得( $A_V$ )

$$A_V = 20 \log \frac{\Delta V_{EK} \times (1+R_F/R_S)}{|V_{F2}-V_{F3}|} \quad [dB]$$

3. 同相信号除去比(CMRR)

$$CMRR = 20 \log \frac{\Delta V_{ICM} \times (1+R_F/R_S)}{|V_{F4}-V_{F5}|} \quad [dB]$$

4. 電源電圧除去比(PSRR)

$$PSRR = 20 \log \frac{\Delta V_{DD} \times (1+R_F/R_S)}{|V_{F6}-V_{F7}|} \quad [dB]$$




Figure 36. 測定回路 1



アプリケーションヒント - 続き  
測定回路 2 測定条件

測定項目	SW1	SW2	SW3	SW4	SW5	SW6	SW7	SW8	SW9	SW10	SW11	SW12
回路電流	OFF	OFF	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF
最大出力電圧 $R_L = 10\text{ k}\Omega$	OFF	ON	OFF	OFF	ON	OFF	OFF	ON	OFF	OFF	ON	OFF
出力電流	OFF	ON	OFF	OFF	ON	OFF	OFF	OFF	OFF	ON	OFF	OFF
スルーレート	OFF	OFF	ON	OFF	OFF	OFF	ON	OFF	ON	OFF	OFF	ON
単一利得周波数	ON	OFF	OFF	ON	ON	OFF	OFF	OFF	ON	OFF	OFF	ON




Figure 37. 測定回路 2




Figure 38. スルーレート測定時 入出力波形

## アプリケーションヒント - 続き

## 1. 未使用回路の処理

使用しない回路がある場合は、右図のように接続し、非反転入力端子を同相入力電圧範囲 ( $V_{ICMR}$ ) 内の電位にすることをお勧めします。

## 2. 入力端子の印加電圧について

入力端子に対しては、電源電圧にかかわらず  $V_{DD} + 0.3\text{ V}$  の電圧を特性劣化や破壊がなく印加可能です。ただしこれは回路動作を保証するものではありません。電気的特性の同相入力電圧範囲内の入力電圧でなければ、回路は正常に動作しませんのでご注意ください。

## 3. 使用電源 (両電源/単電源) について

オペアンプは  $V_{DD}-V_{SS}$  間に所定の電圧が印加されていれば動作します。したがって単電源オペアンプは両電源オペアンプとしても使用可能です。




Figure 39. 未使用回路の処理例

## 4. 出力コンデンサについて

出力端子に接続される外付けコンデンサに電荷が蓄積された状態で  $V_{DD}$  端子が  $V_{SS}$  (GND) 電位にショートされた場合、蓄積電荷は回路内部の寄生素子あるいは端子保護素子を通り、 $V_{DD}$  端子に放電されるため回路内部の素子が損傷 (熱破壊) する恐れがあります。本 IC を電圧比較器として使用する場合など、負帰還回路を構成せず、出力容量性負荷による発振現象が発生しないアプリケーション回路として使用する場合は、上記出力端子に接続されるコンデンサの蓄積電荷による IC の損傷を防ぐため、出力端子に接続するコンデンサは  $0.1\text{ }\mu\text{F}$  以下としてください。

## 5. 出力コンデンサによる発振について

本 IC は位相余裕が  $40^\circ$  であるため帰還回路を構成する応用回路をご使用の場合、容量性負荷による発振について十分な確認を行ってください。もし大容量の容量性負荷を接続する場合は、出力端子と容量性負荷との間に分離抵抗を挿入してご使用ください。

## 6. 強磁界中での誤動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

## 使用回路例

## ボルテージフォロワ




Figure 40. ボルテージフォロア回路

入力電圧をそのまま出力します。  
オペアンプの高入力抵抗、低出力抵抗のため安定した  
出力電圧を確保できます。  
出力電圧は次式となります。

$$OUT = IN$$

## 反転増幅回路




Figure 41. 反転増幅回路

反転増幅回路は入力電圧を R1 と R2 で決まる電圧利得  
で増幅し、位相反転した電圧を出力します。  
出力電圧は次式となります。

$$OUT = -(R2/R1) \times IN$$

入力抵抗は R1 となります。

## 非反転増幅回路




Figure 42. 非反転増幅回路

非反転増幅回路は入力電圧を R1 と R2 で決まる  
電圧利得で増幅した電圧を出力します。  
位相は入力電圧と同じです。  
出力電圧は次式となります。

$$OUT = (1 + R2/R1) \times IN$$

入力抵抗はオペアンプの入力抵抗となるため、  
高入力抵抗を実現できます。

入出力等価回路図

端子番号	端子名称	端子説明	内部等価回路図
A1	OUT	出力端子	
C1 C3	-IN +IN	入力端子	

## 使用上の注意

## 1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

## 2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

## 3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

## 4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

## 5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

## 6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

## 7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

## 8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けした場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

## 9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

## 使用上の注意 - 続き

## 10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 43. モノリシック IC 構造例


## 11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ、定数を決定してください。


## 12. 外乱光の影響について

WL-CSP やチップ品のようにシリコン面の一部が露出しているデバイスは、外乱光が当たると光電効果により特性に影響を与える恐れがあります。フィルタの設置や遮光など外乱光の影響を受けない設計をしてください。

## 標印図



外形寸法図と包装・フォーミング仕様





改訂履歴

日付	Revision	変更内容
2022.09.02	001	New Release

# ご注意

## ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。したがって、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器<sup>(Note 1)</sup>、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
  - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
  - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
  - ①水・油・薬液・有機溶剤等の液体中でのご使用
  - ②直射日光・屋外暴露、塵埃中でのご使用
  - ③潮風、Cl<sub>2</sub>、H<sub>2</sub>S、NH<sub>3</sub>、SO<sub>2</sub>、NO<sub>2</sub> 等の腐食性ガスの多い場所でのご使用
  - ④静電気や電磁波の強い環境でのご使用
  - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
  - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
  - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。）又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
  - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

## 実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。  
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

## **応用回路、外付け回路等に関する注意事項**

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

## **静電気に対する注意事項**

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

## **保管・運搬上の注意事項**

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
  - ①潮風、Cl<sub>2</sub>、H<sub>2</sub>S、NH<sub>3</sub>、SO<sub>2</sub>、NO<sub>2</sub>等の腐食性ガスの多い場所での保管
  - ②推奨温度、湿度以外での保管
  - ③直射日光や結露する場所での保管
  - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

## **製品ラベルに関する注意事項**

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

## **製品廃棄上の注意事項**

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

## **外国為替及び外国貿易法に関する注意事項**

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

## **知的財産権に関する注意事項**

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

## **その他の注意事項**

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

**一般的な注意事項**

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。