

AB 級スピーカアンプシリーズ

2.8 W 大出力

車載用モノラルスピーカアンプ

BD783xxEFJ-M BD783xxUEFJ-M シリーズ

概要

BD783xxEFJ-M, BD783xxUEFJ-M シリーズは車載向けに開発した AB 級モノラルスピーカアンプです。AB 級スピーカアンプのため不要輻射ノイズの心配がなく、またパワーパッケージ HTSOP-J8 を採用することによりハイパワー出力を実現しました。無信号時回路電流が小さく待機電力が少ないため、バッテリーの負担を軽減できます。また、シャットダウン電流も 0.1 μ A(Typ) と非常に小さく、かつシャットダウン切替え時ポップ音が非常に小さいのでシャットダウンとアクティブを繰り返す用途にも適しています。

特長

- AEC-Q100 対応 (Note 1)
 - ポップ音低減機能
 - シャットダウン機能
 - 保護機能
 - 過電流保護 (Over Current Protection)
 - 温度保護 (Thermal Shutdown)
 - 減電圧保護 (Under Voltage Lock Out : UVLO)
 - サーマルパッド付きパワーパッケージ HTSOP-J8
- (Note 1) Grade2

用途

- 車載機器

基本アプリケーション回路




Figure 1

重要特性

- 出力電力 (VDD=5 V, R_L=8 Ω , THD+N=1 %) 1.2 W(Typ)
- 出力電力 (VDD=5 V, R_L=4 Ω , THD+N=10 %) 2.8 W(Typ)
- 無信号時回路電流 2.5 mA(Typ)
- シャットダウン回路電流 0.1 μ A(Typ)
- 全高調波歪率 (R_L=8 Ω , f=1 kHz) 0.05 %(Typ) (Note 2)
- 出力雑音電圧 15 μ V_{RMS}(Typ) (Note 2)
- 電圧利得 6.0 dB ~ 26.0 dB(Typ)
- 動作温度 -40 °C ~ +105 °C


(Note 2) BD78306EFJ-M の特性です。

パッケージ

HTSOP-J8


W(Typ) x D(Typ) x H(Max)

4.90 mm x 6.00 mm x 1.00 mm



HTSOP-J8

端子配置図



注意:

電源端子と GND 端子は隣接しております。これらの端子がショートした場合、電源を供給するデバイスの特性が悪化する、あるいは破壊する可能性があります。この点を考慮し、電流制限などの保護機能を有するデバイスの選定を推奨します。

端子説明

端子番号	端子名	機能
1	SDB	シャットダウン端子
2	BIAS	バイアス端子
3	INP	非反転入力端子
4	INN	反転入力端子
5	OUTP	出力端子(+)
6	VDD	電源端子
7	GND	GND 端子
8	OUTN	出力端子(-)
-	EXP-PAD	EXP-PADはGNDに接続してください。

制御端子論理

SDB 端子	動作モード
High	アクティブ
Low	シャットダウン

ブロック図




Figure 2

品名	Ri[kΩ] (Typ)	Rf[kΩ] (Typ)
BD78306EFJ-M	90	90
BD78306UEFJ-M		
BD78310EFJ-M	70	110
BD78310UEFJ-M		
BD78326EFJ-M	16	164
BD78326UEFJ-M		

絶対最大定格(Ta=25 °C)

項目	記号	定格	単位
電源電圧	VDDmax	7.0	V
入力電圧	Vin	-0.3 ~ VDD+0.3	V
保存温度範囲	Tstg	-55 ~ +150	°C
最高接合部温度	Tjmax	150	°C

注意 1: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただくようご検討をお願いします。

注意 2: 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

熱抵抗 (Note 1)

項目	記号	熱抵抗(Typ)		単位
		1層基板 (Note 3)	4層基板 (Note 4)	
HTSOP-J8				
ジャンクション—周囲温度間熱抵抗	θ_{JA}	149.4	39.8	°C/W
ジャンクション—パッケージ上面中心間熱特性パラメータ (Note 2)	Ψ_{JT}	11.0	9.0	°C/W

(Note 1) JESD51-2A(Still-Air) に準拠。BD78326EFJ-M チップを使用しています。

(Note 2) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

(Note 4) JESD51-5,7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1層	FR-4	114.3 mm x 76.2 mm x 1.57 mmt

1層目（表面）銅箔	
銅箔パターン	銅箔厚
実装ランドパターン +電極引出し用配線	70 μ m

測定基板	基板材	基板寸法	サーマルビア (Note 5)	
			ピッチ	直径
4層	FR-4	114.3 mm x 76.2 mm x 1.6 mmt	1.20 mm	Φ 0.30 mm

1層目（表面）銅箔		2層目、3層目（内層）銅箔		4層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン +電極引出し用配線	70 μ m	74.2 mm□（正方形）	35 μ m	74.2 mm□（正方形）	70 μ m

(Note 5) 貫通ビア。全層の銅箔と接続する。配置はランドパターンに従う。

実際の使用状態での許容損失(Pd)を考え、十分マージンを持った熱設計を行ってください。本製品はパッケージの裏側にフレームを露出させておりますが、この部分には放熱処理を施し放熱効率を上げて使用することを想定しております。基板表面だけでなく基板裏面にも放熱パターンをできるだけ広くとってご使用ください。

放熱が不十分な状態で入力信号を過大にすると、電力損失(Pdiss)が許容損失(Pd)を超え、温度保護機能が動作する場合があります。電力損失(Pdiss)が許容損失(Pd)を超えないように熱設計に際しては十分ご検討ください。電力損失(Pdiss)については、P.7 特性データに参考データを記載しております。

(Tjmax : 最高接合部温度=150 °C、Ta : 使用周囲温度[°C]、 θ_{ja} : パッケージ熱抵抗[°C/W])

許容損失 :

$$Pd = (Tjmax - Ta) / \theta_{ja} \quad [W]$$

本製品は温度保護機能を搭載しています。温度保護は、Tj(ジャンクション温度、ここではチップ温度と同一とする)が約180 °C(Typ)で動作し、約160 °C(Typ)以下になると解除されるようになっています。温度保護はあくまで Tjmax=150 °C を超えた異常状態からの保護を目的とした回路であり、セットの保護及び保証を目的とはしておりません。また、温度保護が動作する付近での使用は IC の信頼性を低下させますのでご注意ください。

推奨動作条件

項目	記号	最小	標準	最大	単位
動作電源電圧	VDD	4.0	5.0	5.5	V
動作温度	Topr	-40	+25	+105	°C
負荷抵抗	R _L	3.2	8.0	38.4	Ω

注意：動作電源電圧及び動作温度は、基本動作を行う範囲です。

(基本動作とは、予期しない異音の発生や信号の停止をすることなく、動作することです)

特性及び定格出力をすべての動作電源電圧もしくは動作温度において保証するものではありません。

電気的特性 1(特に指定のない限り Ta=-40 °C~+105 °C, VDD=5.0 V, f=1 kHz, R_L=8 Ω, BTL^(Note 1), アクティブ)

項目	記号	規格値			単位	条件
		最小	標準	最大		
無信号時回路電流	I _{CC}	-	2.5	6.0	mA	無負荷
シャットダウン回路電流	I _{SD}	-	0.1	25.0	μA	シャットダウン SDB=Low
入力インピーダンス	Z _{IN}	Z _{IN} x0.4	Z _{IN}	Z _{IN} x1.6	kΩ	下表参照
出力オフセット電圧	V _{OFFS}	-30	0	+30	mV	OUTP-OUTN
制御端子(SDB)						
入力電圧	High レベル	V _{IH}	2.0	-	VDD	V
	Low レベル	V _{IL}	0	-	0.3	V
減電圧保護(UVLO)						
閾値電源電圧	検出	V _{UVLO_DET}	-	3.43	3.80	V
	解除	V _{UVLO_REL}	-	3.58	3.95	V

(Note 1) “BTL” は OUTP(5 ピン)と OUTN(8 ピン)間に負荷 R_Lを接続した状態を指します。

品名	Z _{IN} [kΩ] (Typ)
BD78306EFJ-M	45
BD78306UEFJ-M	
BD78310EFJ-M	35
BD78310UEFJ-M	
BD78326EFJ-M	8
BD78326UEFJ-M	

電気的特性 2(特に指定のない限り Ta=25 °C, VDD=5.0 V, f=1 kHz, R_L=8 Ω, BTL, アクティブ)

項目	記号	規格値			単位	条件
		最小	標準	最大		
定格出力電力 ^(Note 2)	P _O	0.9	1.2	1.6	W	THD+N=1 %, BW=400 Hz~30 kHz 連続出力時間 60 秒
実用最大出力電力	P _{OMAX}	-	1.6	-	W	THD+N=10 %, BW=400 Hz~30 kHz 連続出力時間 90 秒
全高調波歪率	THD+N	-	-	0.5	%	P _O =1 W BW=400 Hz~30 kHz
電圧利得 ^(Note 2)	G _V	G _V -1	G _V	G _V +1	dB	P _O =0.5 W G _V =6 dB~26 dB
シャットダウン減衰量	ATT _{SD}	-	-90	-80	dB	V _{in} =0.1 V _{RMS} BW=400 Hz~30 kHz
電源リップル除去率	PSRR	-	-60	-40	dB	V _{ripple} =0.2 V _{P-P} , C ₁ =0.47 μF BW=A-Weight
出力雑音電圧	V _{NO}	-	-	100	μV _{RMS}	C ₁ =0.47 μF BW=A-Weight

(Note 2) 出力電力、電圧利得の項目は、デバイスの標準的な性能を示しており、基板レイアウト/使用部品/電源部に大きく依存します。標準値はローム指定基板にデバイス及び各部品を直接実装し、パッケージ裏面のサーマルパッドを基板 1 層目の銅箔パターンにはんだ付けした状態で測定した値です。

本 IC はダイナミックスピーカ負荷に対応しており、それ以外の負荷には対応しておりません。

特性データ




Figure 3. Quiescent Current vs Supply Voltage




Figure 4. Shutdown Current vs Supply Voltage




Figure 5. Total Harmonic Distortion + Noise vs Output Power




Figure 6. Total Harmonic Distortion + Noise vs Output Power

特性データ — 続き




Figure 7. Total Harmonic Distortion + Noise vs Output Power




Figure 8. Total Harmonic Distortion + Noise vs Frequency




Figure 9. Voltage Gain vs Frequency




Figure 10. Output Power vs Supply Voltage

特性データ — 続き




Figure 11. Power Dissipation vs Output Power




Figure 12. Output Power vs Load Resistor




Figure 13. Shutdown Attenuation vs Frequency




Figure 14. Power Supply Rejection Ratio vs Frequency

タイミングチャート

電源、SDB の立ち上げ、立ち下げシーケンスについて記載します。
 下図シーケンスに従ってください。

1. 電源立ち上げシーケンス
 - (1) VDD、SDB の順に立ち上げ





Figure 15. 電源立ち上げシーケンス

ご注意：
 SDB を立ち上げてからターンオン時間の最大値 540 ms($C_1=0.47 \mu F$)待ったのち信号入力を開始してください。

タイミングチャート — 続き

(2) VDD、SDB 同時に立ち上げ



※上図の各端子の起動波形は、VDD、SDBの電圧を0 Vから5 Vまで、300 msで立ち上げた場合を一例として記載しています。

Figure 16. 電源立ち上げシーケンス




Figure 17. ターンオン時間 $t_2 - t_0$ (Max) vs VDD、SDB の立ち上げ時間 $t_1 - t_0$

ご注意:

VDD、SDB を立ち上げてからターンオン時間の最大値待ったのち、信号入力を開始してください。
 ターンオン時間は、VDD、SDB の立ち上げ時間に依存します。

タイミングチャート — 続き

- 2. 電源立ち下げシーケンス
 - (1) SDB、VDD の順に立ち下げ





Figure 18. 電源立ち下げシーケンス

ご注意:

SDB を立ち下げた後からターンオフ時間の最大 660 ms ($C_1=0.47\text{ }\mu\text{F}$) 待ったのち VDD を立ち下げてください。ターンオフ開始後も信号が入力されている場合、出力波形がクリップする可能性があります。

タイミングチャート — 続き

(2) VDD、SDB 同時に立ち下げ



※上図の各端子の立ち下げ波形は、VDD、SDBの電圧を5 Vから0 Vまで、300 msで立ち下げた場合を一例として記載しています。

Figure 19. 電源立ち下げシーケンス

応用回路例




Figure 20. シングルエンド入力




Figure 21. 差動入力

Parts	Parts Symbol	Value	Manufacturer	Product No.
Capacitor	C1, C2, C3	0.47 μ F	MURATA	GCM188R71E474KA64
	C4	10 μ F	MURATA	GRT188C81C106ME13

(上記は外付け部品の一例です。)

アプリケーション部品選定方法

1. 入力カップリングコンデンサ(C₂,C₃)

入力の周波数特性は、入力インピーダンス Z_{IN} と入力カップリングコンデンサ C₂,C₃(= C_{IN} とします)により、ハイパスフィルタ(Figure 22. HPF)を構成します。

カットオフ周波数 f_c は以下の式になりますので、これを考慮して C_{IN} を設定してください。

$$f_c = \frac{1}{2\pi \times Z_{IN} \times C_{IN}} \quad [\text{Hz}]$$

Z_{IN}=45 kΩ、C_{IN}=0.47 μF の場合 f_c = 7.5 Hz(Typ)になります。




Figure 22. HPF

また、C₂,C₃の定数は、INP 端子、INN 端子で同じにしてください。

定数が異なる場合、THD+N などのオーディオ特性が悪化する恐れや、ポップ音が大きくなる恐れがあります。

2. 電源デカップリングコンデンサ(C₄)

電源デカップリングコンデンサは THD+N 等のオーディオ特性に影響を与えるため、ESR 値の低いコンデンサを VDD 端子の直近に配置してください。

C₄の容量値は、10 μF 以上としてください。

3. BIAS コンデンサ(C₁)



BIAS コンデンサは PSRR、THD+N 等のオーディオ特性に影響を与えます。BIAS コンデンサは ESR 値の低いコンデンサを、BIAS 端子の直近に配置してください。容量値はばらつきと温特を含め、以下の範囲内に設定してください。また、IC のターンオン時間、ターンオフ時間は BIAS コンデンサの容量値によって決まります。

後述の「ターンオンとターンオフについて」の項を参照してください。

	容量値		
	Min	Typ	Max
C ₁	0.35 μF	0.47 μF	0.59 μF

ターンオンとターンオフについて

本 IC はアクティブ(SDB=High)とシャットダウン(SDB=Low)を切り替えた際に、OUTP と OUTN の遷移時間を制御することでポップ音を低減する回路を内蔵しています。



下記表は $C_1=0.47 \mu\text{F}$ でのターンオン時間、ターンオフ時間です。

C_1	ターンオン時間	ターンオフ時間
0.47 μF	270 ms(Typ)	330 ms(Typ)
	540 ms(Max)	660 ms(Max)

ターンオン時間は SDB を Low→High としてから、BIAS 端子電圧が $V_{DD}/2$ の 90 %になるまでの時間、ターンオフ時間は SDB を High→Low としてから、BIAS 端子電圧が $V_{DD}/2$ の 10 %となるまでの時間で定義しています。

またターンオン時間、ターンオフ時間は Typ 値からバラつくことがあります。

上記 Max 値は、IC の抵抗値のばらつき: $\pm 60\%$ ($-40^\circ\text{C} \sim +105^\circ\text{C}$)、 C_1 の精度: $\pm 25\%$ (ばらつきと温特を含む)として算出しています。

保護回路について

本 IC は各種異常を検出し、保護する回路を搭載しております。

保護回路	検出・解除条件		出力端子状態
過電流保護	検出	OUTP もしくは OUTN が VDD/GND に短絡	信号出力停止 ハイインピーダンスを保持
	解除	SDB を Low にし、ターンオフ時間経過後、過電流保護が解除されます。その後、SDB を High にすることで、通常動作状態になります。	信号出力可能
温度保護	検出	Tj が 180 °C(Typ) 以上	信号出力停止 10 kΩ(Typ) プルダウン
	解除	Tj が 160 °C(Typ) 以下 (自動復帰)	信号出力可能
減電圧保護	検出	VDD が 3.43 V(Typ) / 3.80 V(Max) 以下 Ta=-40 °C~+105 °C	信号出力停止 10 kΩ(Typ) プルダウン
	解除	VDD が 3.58 V(Typ) / 3.95 V(Max) 以上 Ta=-40 °C~+105 °C (自動復帰)	信号出力可能

保護回路について — 続き

1. 過電流保護

(1) 天絡保護

OUTP、もしくは OUTN が VDD にショート（天絡）した場合、過電流保護がかかり、信号出力を止めて出力端子をハイインピーダンスに保持します。

過電流保護がかかるとショート（天絡）を止めた場合でも自動復帰せず、IC をシャットダウンすることで過電流保護が解除されます。

検出条件： OUTP、もしくは OUTN が VDD にショート（天絡）

解除条件： SDB を Low にして、ターンオフ時間(660 ms Max)経過後に過電流保護が解除されます。その後、SDB を High にすることで信号出力可能になります。




Figure 25. 過電流保護（天絡保護）

保護回路について — 続き

(2) 地絡保護

OUTP、もしくは OUTN が GND にショート（地絡）した場合、過電流保護がかかり、信号出力を止めて出力端子をハイインピーダンスに保持します。
 過電流保護がかかるとショート（地絡）を止めた場合でも自動復帰せず、IC をシャットダウンすることで過電流保護が解除されます。

検出条件： OUTP、もしくは OUTN が GND にショート（地絡）

解除条件： SDB を Low にして、ターンオフ時間(660 ms Max)経過後に過電流保護が解除されます。その後、SDB を High にすることで信号出力可能になります。




Figure 26. 過電流保護（地絡保護）

保護回路について — 続き

2. 温度保護

T_j が $180\text{ }^\circ\text{C(Typ)}$ 以上に上昇した場合、温度保護がかかり、信号出力を止めて出力端子を $10\text{ k}\Omega(\text{Typ})$ でプルダウンします。

検出条件 : T_j が $180\text{ }^\circ\text{C(Typ)}$ 以上

解除条件 : T_j が $160\text{ }^\circ\text{C(Typ)}$ 以下
(自動復帰)




Figure 27. 温度保護

保護回路について — 続き

3. 減電圧保護

VDD が 3.43 V(Typ)以下に低下した場合、減電圧保護がかかり、信号出力を止めて出力端子を 10 k Ω (Typ)でプルダウンします。

検出条件： VDD が 3.43 V(Typ) / 3.80 V(Max) 以下

解除条件： VDD が 3.58 V(Typ) / 3.95 V(Max) 以上
(自動復帰)




Figure 28. 減電圧保護

ご注意:

電源電圧の変動などにより VDD の電圧が 3.80 V(Max)以下まで下がった場合、減電圧保護がかかる可能性がありますので、ご注意ください。






$R_L=6\ \Omega$ 以下の負荷条件で使用する場合、出力する信号レベルに依存して、減電圧保護検出時の負荷電流の変動と IC 内部の寄生インダクタンスにより、逆起電力が発生する可能性があります。

同様に、負荷電流と電源の寄生抵抗により、IR ドロップが発生する可能性があります。

これらの逆起電力や IR ドロップが原因で、検出状態と解除状態を繰り返す動作が発生する可能性があります。

このとき、減電圧保護検出付近の電源電圧で異音を発する可能性があります。

入出力等価回路図

端子番号	端子名	端子電圧	等価回路	端子説明
1	SDB	-		シャットダウン端子 High : アクティブ Low : シャットダウン
2	BIAS	2.5 V		バイアス端子
3 4	INP INN	2.5 V		非反転入力端子 反転入力端子
5 8	OUTP OUTN	2.5 V		出力端子(+) 出力端子(-)
6	VDD	5 V		電源端子
7	GND	0 V		GND 端子

端子電圧は VDD=5.0 V、アクティブ(SDB=High)時を記載しています。

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターン設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできません。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 29. モノリシック IC 構造例

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ定数を決定してください。

12. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

13. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報


B D 7 8 3 x x E F J				-	ME 2
品名	電圧利得 06: 6 dB 10: 10 dB 26: 26 dB	パッケージ EFJ: HTSOP-J8 生産ライン A UEFJ: HTSOP-J8 生産ライン B	製品ランク M: 車載ランク製品 包装、フォーミング仕様 E2: リール状エンボステーピング		

ラインアップ


品名	電圧利得	Part Number Marking	生産ライン ^(Note 1)
BD78306EFJ-M	6 dB	78306	A
BD78306UEFJ-M		78306U	B
BD78310EFJ-M	10 dB	78310	A
BD78310UEFJ-M		78310U	B
BD78326EFJ-M	26 dB	78326	A
BD78326UEFJ-M		78326U	B

(Note 1) 生産ライン A:B は生産効率向上を目的に複数ライン構成となっています。データシート内の特性保証に差異はありません。
新規ご採用時は生産ライン B を推奨します。

標印図



外形寸法図と包装・フォーミング仕様



改訂履歴

日付	版	変更内容
2019.07.19	001	初版
2023.03.28	002	p.1 出力電力表記を TYP から最大出力表記に変更 "1.2 W" → "2.8 W 大出力" 形名に生産ライン B 対応品番の追加 p.2 ブロック図に生産ライン B 対応品番の追加、開発中品番の削除 p.4 電気的特性 1 に生産ライン B 対応品番の追加、開発中品番の削除 p.6 特性データより開発中品番を削除 p.23 発注形名情報に生産ライン B 対応品番の追加、開発中品番の削除 ラインアップに生産ライン B 対応品番の追加、開発中品番の削除

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。