

AV レシーバ用サウンドプロセッサシリーズ

マイクロステップボリューム搭載 7.1ch サウンドプロセッサ

BD34705KS2

概要

7.1ch サラウンドシステムの実現に最適な 8ch 独立 ボリュームです。従来品に比べて、大幅に音質を改善 した製品です。マイクロステップ機能を搭載しゲインを 切り換える時のポップ音の少ないボリュームを実現 しました。ゾーン3まで対応可能な8シングルエンド 入力セレクタ、マルチ入力セレクタを内蔵しており、多数の信号源を接続することができます。

特長

- 8 シングルエンド入力セレクタ内蔵 (他機能と排他で最大 14 まで拡張可能)
- マイクロステップボリュームにより、 不快なボリューム切換ノイズを軽減
- ゾーン3対応可能
- ゾーン用の 2ch ボリュームを搭載
- 2線シリアルバスコントロールは、3.3/5V に対応

用涂

AV レシーバ、ホームシアタシステムに最適.

基本アプリケーション回路

重要特件

■ 全高調波歪率: 0.0004%(Typ.)
■ 最大出力電圧: 4.2Vrms(Typ.)
■ 出力雑音電圧: 1.2µVrms(Typ.)
■ 残留雑音電圧: 1.0µVrms(Typ.)
■ チャンネル間クロストーク: -105dB(Typ.)
■ セレクタ間クロストーク: -105dB(Typ.)

パッケージ SQFP-T64 W(Typ.) x D(Typ.) x H(Max.) 14.00mm x 14.00mm x 1.50mm



SQFP-T64




Figure 1. 応用回路例

端子配置図




Figure 2. 端子配置図

端子説明

<u>:記明</u>					
端子番号	記号	機能	端子番号	記号	機能
1	DA	データラッチ入力端子	33	GND	アナロググランド端子
2	CL	クロック入力端子	34	INL6	Lch 入力端子 6
3	VCC	正電源端子	35	INR6	Rch 入力端子 6
4	DGND	デジタルグランド端子	36	INL5	Lch 入力端子 5
5	VEE1	負電源端子 1	37	INR5	Rch 入力端子 5
6	NC	未接続端子	38	INL4	Lch 入力端子 4
7	VEE2	負電源端子 2	39	INR4	Rch 入力端子 4
8	OUTFR	FRch 出力端子	40	INL3	Lch 入力端子 3
9	OUTFL	FLch 出力端子	41	INR3	Rch 入力端子 3
10	OUTSW	SWch 出力端子	42	INL2	Lch 入力端子 2
11	OUTC	Cch 出力端子	43	INR2	Rch 入力端子 2
12	OUTSR	SRch 出力端子	44	INL1	Lch 入力端子 1
13	OUTSL	SLch 出力端子	45	INR1	Rch 入力端子 1
14	OUTSBR	SBRch 出力端子	46	GND	アナロググランド端子
15	OUTSBL	SBLch 出力端子	47	SBLIN	SBLch DSP 入力端子
16	OUTHPR	Rch ヘッドフォン出力端子	48	SBRLIN	SBRch DSP 入力端子
17	OUTHPL	Lch ヘッドフォン出力端子	49	SLIN	SLch DSP 入力端子
18	GND	アナロググランド端子	50	SRIN	SRch DSP 入力端子
19	GND	アナロググランド端子	51	CIN	Cch DSP 入力端子
20	GND	アナロググランド端子	52	SWIN	SWch DSP 入力端子
21	GND	アナロググランド端子	53	FLIN	FLch DSP 入力端子
22	GND	アナロググランド端子	54	FRIN	FRch DSP 入力端子
23	GND	アナロググランド端子	55	GND	アナロググランド端子
24	SUBL	Lch SUB 出力端子	56	ADCL	Lch ADC 出力端子
25	SUBR	Rch SUB 出力端子	57	ADCR	Rch ADC 出力端子
26	RECL	Lch REC 出力端子	58	GND	アナロググランド端子
27	RECR	Rch REC 出力端子	59	GND	アナロググランド端子
28	GND	アナロググランド端子	60	GND	アナロググランド端子
29	INL8	Lch 入力端子 8	61	GND	アナロググランド端子
30	INR8	Rch 入力端子 8	62	GND	アナロググランド端子
31	INL7	Lch 入力端子 7	63	GND	アナロググランド端子
32	INR7	Rch 入力端子 7	64	CHIP	チップセレクト端子

ブロック図




Figure 3. ブロック図

絶対最大定格

項目	記号	定格	単位
正電源電圧	VCC	+7.75 ^(Note1)	V
負電源電圧	VEE	-7.75 ^(Note1)	V
許容損失	Pd	1.50 ^(Note2)	W
入力電圧範囲	Vin	VEE-0.2 to VCC+0.2	V
動作温度範囲	Topr	-40 to +85 (Note3)	°C
保存温度範囲	Tstg	-55 to +150	°C

(Note1) GND を基準として、印加できる最大電圧。

Ta>25°Cでは、12.0mW/°Cで軽減。ローム標準基板(サイズ:70mm×70mm×1.6mm)装着時。 動作電圧範囲内であれば、動作温度範囲内で一応の回路機能動作が保証されています (Note2)

(Note3)

注意:印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモード もしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討お願いします。

推奨動作範囲

項目	記号	定格	単位
正電源電圧	VCC	+6.5 to +7.5 (Note4,5)	V
負電源電圧	VEE	-6.5 to -7.5 (Note4,5)	V

GND を基準として印加する。 (Note4)

(Note5)

動作温度範囲内であれば動作電圧範囲で基本の回路機能動作が保証されていますが、ご使用の際はよくご確認の うえ、定数と素子の設定、電圧設定、温度設定をお願いします。また、この範囲内の電気的特性で定められている条件以外では、その電気的特性の規格値を保証できませんが、本来の機能は維持しています。

電気的特性

(特に指定のない限り、Ta=25°C, VCC=7V, VEE=-7V, f=1kHz, Vin=1Vrms, RL=10kΩ, ステレオ入力セレクタ(MAIN, SUB1, SUB2)=IN1、モードセレクタ(FL, FRch)=MAIN、モードセレクタ(SW, C, SL, SRch)=MULTI1、モードセレクタ(SBL, SBRch)=MULTI1、SB OUTSEL=SB、入力アッテネータ=0dB、ボリューム=0dB とする。)

	項目	記号		規格値	直	単位	条件
	現 日	記写	最小	標準	最大	平12	宋 1十
	正電源回路電流	Iqp	-	32	45	mA	No signal
	負電源回路電流	lqn	-45	-32	-	mA	No signal
	出力電圧利得	Gv	-1.5	0	1.5	dB	8 to 15pin output
	チャンネル・バランス	СВ	-0.5	0	0.5	dB	C Channel reference, 8 to 15pin output
	全高調波歪率	THD	-	0.0004	0.02	%	BW=400 to 30kHz 8 to 15pin output
TOTAL	最大出力電圧	Vom	3.8	4.2	-	Vrms	THD=1%, VOLUME=+10dB 8 to 15pin output
	出力雑音電圧*	Vno	-	1.2	10	μVrms	Rg=0Ω, BW=IHF-A 8 to 15pin output
	残留雑音電圧*	Vnor	-	1	8	μVrms	Volume=Mute, Rg=0Ω, BW=IHF-A 8 to 15pin output
	チャンネル間クロストーク *	СТ	ı	-105	-80	dB	Rg=0Ω, BW=IHF-A 8, 9pin output
	セレクタ間クロストーク*	cs	-	-105	-80	dB	Rg=0Ω, BW=IHF-A 8, 9pin output
	入力インピーダンス	Rin	32	47	62	kΩ	24 to 27, 29 to 32 34 to 35, 47 to 54 pin input
VOLUME	最大減衰量*	ATTmax	-	-115	-100	dB	Volume=Mute, BW=IHF-A
REC OUT	全高調波歪率	THDR	-	0.0005	0.02	%	BW=400 to 30kHz, RL=6.8kΩ 24 to 27pin output
HPOUT	オン抵抗	Ron	520	800	1080	Ω	16,17pin output

^{※*} 印の測定は Panasonic 製 VP-9690A(平均値検波、実効値表示)のフィルタを使用しています。

特性データ(参考データ)




Figure 4. 回路電流 対 電源電圧




Figure 5. Volume Gain 対 入力周波数 (32dB から 0dB 設定時)




Figure 6. Volume Gain 対 入力周波数 (0dB から-32dB 設定時)





Figure 7. Volume Gain 対 入力周波数 (-32dB から-64dB 設定時)






Figure 8. Volume Gain 対 入力周波数 (-64dB から-95dB 設定時)

Figure 9. THD+N 対 入力電圧

※Figure 5~Figure 8 は 80kHz LPF をかけて測定した結果です

制御信号仕様

- (1)制御信号のタイミングチャート
 - ・データはクロック信号の立ち上がりで読み込みます。
 - ・ラッチはクロック信号の立ち下がりでかかり、直前の 16bit のデータが IC 内部に取り込まれます。
 - ・ラッチ後のクロック、データ信号はLOWで終了してください。

1byte=16bit




Figure 10. 制御信号のタイミング定義

項目	記号		規格値		単位
	记石	最小	標準	最大	甲亚
最小クロック幅	twc	1.0	-	-	µsec
最小データ幅	twd	1.0	-	-	µsec
最小ラッチ幅	twl	1.0	-	-	µsec
LOW ホールド幅	twh	1.0	-	-	µsec
データ・セットアップ時間(DATA→CLK)	tsd	0.5	-	-	µsec
データ・ホールド時間(CLK→DATA)	thd	0.5	-	-	µsec
ラッチ・セットアップ時間(CLK→LATCH)	tsl	0.5	-	-	µsec
ラッチ・ホールド時間	thl	0.5	-	-	µsec
ラッチ・ロー・セットアップ時間	ts	0.5	-	-	µsec
ラッチ・ロー・ホールド時間	th	0.5	-	-	µsec

(2) 制御信号の電圧規定(CL, DA, CHIP)

			規格		
項目	条件	最小	標準	最大 (<vcc)< td=""><td>単位</td></vcc)<>	単位
HIGH 入力電圧	VCC=+6.5~ +7.5V	2.3	-	5.5	V
LOW 入力電圧	VEE=-6.5~ -7.5V	0	-	1.0	V

(3)制御信号の基本構成

←入力方向

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
Data												,	Select A	Address	;

(4)制御信号のデータテーブル

←入力方向

Select Address No.	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
0		Inpu	ut Selec	tor (MA	lN)		REC ON/OFF	0	0	SUB ON/OFF	1	0	0		0	0
1		Inpu	ıt Selec	tor (SU	B1)		0	0	Inp	ut Seled	ctor (SU	B2)	0		0	1
2		Select Rch	Mode C, S									0		1	0	
3	Volu	Volume channel Select Volume										0	Chip Select	1	1	
4	0	HPOUT SEL	MSEL FRONT	MSEL C,SW	MSEL SUR	MSEL SURB	SB OUTSEL	SUB MUTE	0	0	0	0	1		0	0
6	Mode RE		Mode St		t 1 Volume2					1		1	0			
7	sv	A→B vitch-tim	ne	sv	B→A vitch-tin	ne	Base Clock	0	0	System Reset	0	0	1		1	1
		BD3843FS (6ch Selector IC)											*	1	0	0
		BD3841FS (9ch Selector IC)												1	0	1
	BD3812F (2ch volume IC)												*	1	1	*

- ・同一シリアルラインで BD3471KS2、BD3473KS2、BD3474KS2 (これらの製品との共用時は、BD34705KS2 の Chip Select を"1"に設定してください)を制御できます。
- ・また、BD3843FS(6ch selector IC)、BD3841FS(9ch selector IC)、BD3812F(2ch volume IC) (これらの製品との 共用時は、BD34705KS2 の Chip Select を"0"に設定してください)を制御できます。
- ・電源投入時毎に、すべてのデータを初期設定してください。

(例)

← 入力方向]										
Address No.0	L	Address No.1	L	Address No.2	L	Address No.3 FRch	L	Address No.3 FLch	L		
						\rightarrow	<u></u>	Address No.3 SBRch	L	Address No.3 SBLch	L

- ・電源投入後、2回目以降については変更したいデータのみを設定することが可能です。
 - (5) Chip Select ビットの設定

CHIP 端子状態	D2
0 (LOW)	0
1 (HIGH)	1

BD34705KS2 は CHIP 端子を利用して、同一バス上で 2 つのデバイスを動作させることができます。

Select Address No.0 設定表

	ction & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	MUTE	0	0	0	0	0	0										
	IN1	0	0	0	0	0	1										
	IN2	0	0	0	0	1	0										
	IN3	0	0	0	0	1	1										
	IN4	0	0	0	1	0	0										
	IN5	0	0	0	1	0	1										
	IN6	0	0	0	1	1	0										
Input Selector (MAIN)	IN7	0	0	0	1	1	1										
] Jr	IN8	0	0	1	0	0	0	Date									
lecto	IN9	0	0	1	0	0	1	Rec on/off									
t Se	IN10	0	0	1	0	1	0				Sub						
ndu	IN11	0	0	1	0	1	1				on/off						
	IN12	0	0	1	1	0	0		0	0		1	0	0	Chip Select	0	0
	IN13(REC)	0	0	1	1	0	1								001000		
	IN14(SUB)	0	0	1	1	1	0										
		0	1	0	0	0	0										
	禁止 Prohibition	:	:	:	:	:	:										
		1	1	1	1	1	1										
S #	OFF							0									
REC ON/OFF	ON		Inpu	t Seled	ctor (M	AIN)		1									
SUB ON/OFF	OFF		,		`	,		Rec			0						
S	ON							on/off			1						

Select Address No.1 設定表

	ct Address No.1																				
Fur	nction & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0				
	MUTE	0	0	0	0	0	0														
	IN1	0	0	0	0	0	1														
	IN2	0	0	0	0	1	0														
	IN3	0	0	0	0	1	1														
	IN4	0	0	0	1	0	0														
31)	IN5	0	0	0	1	0	1														
SUE	IN6	0	0	0	1	1	0														
tor (IN7	0	0	0	1	1	1			lanu	t Calar	tor (Cl	ID3)								
elec	IN8	0	0	1	0	0	0			inpu	Selec	tor (SI	J62)								
Input Selector (SUB1)	IN9	0	0	1	0	0	1														
lnp	IN10	0	0	1	0	1	0														
	IN11	0	0	1	0	1	1	1													
	IN12	0	0	1	1	0	0														
		0	0	1	0	0	1	0	0					0	Chip	0	4				
	禁止 Prohibition	÷	:	:	:	:	:	0	U					U	Select	0	1				
	1 TOTHIBITION	1	1	1	1	1	1														
	MUTE									0	0	0	0								
	IN1									0	0	0	1								
	IN2									0	0	1	0								
32)	IN3									0	0	1	1								
SUE	IN4									0	1	0	0								
tor (IN5		l.a.a.ı	t Calaa	.to= (CI	LID4)				0	1	0	1								
Input Selector (SUB2)	IN6		ınpu	t Selec	ior (St	nrı)				0	1	1	0								
ut S	IN7									0	1	1	1								
lnpı	IN8									1	0	0	0								
										1	0	0	1								
	禁止 Prohibition									:	:	:	:								
	Prombilion									1	1	1	1								

Select Address No.2 設定表 ※Select Address No.4 MSEL="0"(Front,C,SW,SR,SRB)

OCICCI /	tuuress No.2 畝		.∧.OCI	CCI Au	uicss	110.4 1	IJLL-	0 (11)	unt,c,	,300,31	, SIND	<u>, </u>					
Funct	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	MUTE	0	0														
Mode Selector FL, FRch	MAIN	0	1		ode												
Mode Selecto	MULTI	1	0		ector Wch												
,	SUB1	1	1			-	de										
	MUTE			0	0		ector SRch	N.4 -	al a								
Mode Selector C, SWch	MAIN			0	1			Mo Sele									
Mode Selecto C, SWo	MULTI			1	0			SB SBF									
	SUB1			1	1			ОБІ	CII	0	^	.DC AT	т	0	Chip	1	0
	MUTE					0	0			U	A	DC AI	1		Select	ı	U
Mode Selector SL, SRch	MAIN		ode ector			0	1										
Mo Sele SL, S	MULTI		Rch			1	0										
- 0)	SUB1				ode ector	1	1										
. 5	MUTE				Wch			0	0								
Mode Selector L, SBR	MULTI						ode	0	1								
Mode Selector SBL, SBRch	SUB1						ector SRch	1	0								
SE	MAIN							1	1								

OCICOL7	tuuless No.2 B	(JE 1X	<i>⊼</i> .00	icci Ac	uicss	110.7	WISEL-	(Ont, C	,	IX,OIXL	,					
Funct	ion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
le tor Rch	MUTE	0	0	Мс	de												
Mode Selector FL, FRch	SUB2	0	1		ector Wch	N	1ode										
z f	MUTE		•	0	0		lector SRch	Мо	de								
Mode Selector C, SWch	SUB2			0	1	OL,	011011	Sele SE SBF	ctor SL,				_		Chip		
r fi	MUTE	Mo	de			0	0			0	F	ADC AT	I	0	Select	1	0
Mode Selector SL, SRch	SUB2		ector	_	ode ector	0	1										
e tor tor	MUTE				Wch	N	1ode	0	0								
Mode Selector SBL, SBRch	SUB2					Sel	lector SRch	0	1								

Select Address No.2 設定表

Func	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	MUTE										0	0	0				
	0dB										0	0	1				
	-6dB										0	1	0				
ATT	-6.5dB		ode	_	ode		ode	Мо			0	1	1		Chip		
ADC,	-7.5dB		ector FRch		ector Wch	Sele SL, S	ector SRch	Sele SBL, S		0	1	0	0	0	Select	1	0
<	-9dB										1	0	1				
	-12dB										1	1	0				
	禁止 Prohibition										1	1	1				

Select Address No.3 設定表

	t Address No.3												1				
Fun	ction & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
ಕ	FL	0	0	0													
<u>e</u>	FR	0	0	1													
<u>e</u>	SW	0	1	0													
au a	С	0	1	1				V	olume								
ਤੌ	SL	1	0	0				•	Olallio								
ll e	SR	1	0	1													
Volume channel Select	SBL	1	1	0													
	SBR	1	1	1													
	MUTE					1	1	1	1	1	1	1	1				
						1	1	1	1	1	1	1	0				
	禁止					:	:	:	:	:	:	:	:				
	Prohibition					•	•	•	•	•	•	•	•				
						0	1	0	0	0	0	0	1				
	+32.0dB					0	1	0	0	0	0	0	0				
	+31.5dB					0	0	1	1	1	1	1	1				
	+31.0dB					0	0	1	1	1	1	1	0				
	+30.5dB					0	0	1	1	1	1	0	1				
	+30.0dB					0	0	1	1	1	1	0	0				
	+29.5dB					0	0	1	1	1	0	1	1				
	+29.0dB					0	0	1	1	1	0	1	0				
	+28.5dB					0	0	1	1	1	0	0	1				
	+28.0dB					0	0	1	1	1	0	0	0				
	+27.5dB					0	0	1	1	0	1	1	1				
	+27.0dB					0	0	1	1	0	1	1	0	0	Chip	1	1
	+26.5dB					0	0	1	1	0	1	0	1		Select		
	+26.0dB					0	0	1	1	0	1	0	0				
d)	+25.5dB	,				0	0	1	1	0	0	1	1				
Volume	+25.0dB		Volume Channe		1	0	0	1	1	0	0	1	0				
 	+24.5dB		Select			0	0	1	1	0	0	0	1				
	+24.0dB					0	0	1	1	0	0	0	0				
	+23.5dB					0	0	1	0	1	1	1	1				
	+23.0dB					0	0	1	0	1	1	1	0				
	+22.5dB					0	0	1	0	1	1	0	1				
	+22.0dB					0	0	1	0	1	1	0	0				
	+21.5dB					0	0	1	0	1	0	1	1				
	+21.0dB					0	0	1	0	1	0	1	0				
	+20.5dB					0	0	1	0	1	0	0	1				
	+20.0dB					0	0	1	0	1	0	0	0				
	+19.5dB					0	0	1	0	0	1	1	1				
	+19.0dB					0	0	1	0	0	1	1	0				
	+18.5dB					0	0	1	0	0	1	0	1				
	+18.0dB					0	0		0	0	1	0	0				
						0	0	1	0	0	0						
	+17.5dB							1				1	1				
	+17.0dB					0	0	1	0	0	0	1	0				
	+16.5dB					0	0	1	0	0	0	0	1				
	+16.0dB					0	0	1	0	0	0	0	0				
	+15.5dB					0	0	0	1	1	1	1	1				

Select Address No.3 設定表

	Address No.3 設						_	_	_	_	_	_		_	
Func	tion & Setting	D15 D14 D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	+15.0dB			0	0	0	1	1	1	1	0				
	+14.5dB			0	0	0	1	1	1	0	1	-			
	+14.0dB			0	0	0	1	1	1	0	0				
	+13.5dB			0	0	0	1	1	0	1	1	1			
	+13.0dB			0	0	0	1	1	0	1	0	1			
	+12.5dB			0	0	0	1	1	0	0	1				
	+12.0dB			0	0	0	1	1	0	0	0	1			
	+11.5dB			0	0	0	1	0	1	1	1	-			
	+11.0dB			0	0	0	1	0	1	1	0				
	+10.5dB			0	0	0	1	0	1	0	1				
	+10.0dB			0	0	0	1	0	1	0	0				
	+9.5dB			0	0	0	1	0	0	1	1				
	+9.0dB			0	0	0	1	0	0	1	0				
	+8.5dB			0	0	0	1	0	0	0	1				
	+8.0dB			0	0	0	1	0	0	0	0				
	+7.5dB		1	0	0	0	0	1	1	1	1				
	+7.0dB			0	0	0	0	1	1	1	0				
	+6.5dB			0	0	0	0	1	1	0	1				
	+6.0dB			0	0	0	0	1	1	0	0				
	+5.5dB			0	0	0	0	1	0	1	1				
	+5.0dB			0	0	0	0	1	0	1	0				
	+4.5dB			0	0	0	0	1	0	0	1				
4)	+4.0dB			0	0	0	0	1	0	0	0				
Volume	+3.5dB	Volume Channel		0	0	0	0	0	1	1	1	0	Chip	1	1
No.	+3.0dB	Select		0	0	0	0	0	1	1	0		Select	•	
	+2.5dB			0	0	0	0	0	1	0	1				
	+2.0dB			0	0	0	0	0	1	0	0				
	+1.5dB			0	0	0	0	0	0	1	1				
	+1.0dB			0	0	0	0	0	0	1	0				
	+0.5dB			0	0	0	0	0	0	0	1				
	禁止			0	0	0	0	0	0	0	0				
	Prohibition			U					U	U					
	-0dB			0	0	0	0	0	0	0	0				
	-0.5dB			0	0	0	0	0	0	0	1				
	-1.0dB			0	0	0	0	0	0	1	0				
	-1.5dB			0	0	0	0	0	0	1	1				
	-2.0dB			0	0	0	0	0	1	0	0				
	-2.5dB			0	0	0	0	0	1	0	1				
	-3.0dB			0	0	0	0	0	1	1	0				
	-3.5dB		0	0	0	0	0	0	1	1	1				
	-4.0dB		J	0	0	0	0	1	0	0	0				
	-4.5dB			0	0	0	0	1	0	0	1				
	-5.0dB			0	0	0	0	1	0	1	0				
	-5.5dB			0	0	0	0	1	0	1	1				
	-6.0dB			0	0	0	0	1	1	0	0				
	-6.5dB			0	0	0	0	1	1	0	1				
	-7.0dB			0	0	0	0	1	1	1	0				
	-7.5dB			0	0	0	0	1	1	1	1	1			

Fund	Address No.3 attion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	-8.0dB					0	0	0	1	0	0	0	0				
	-8.5dB					0	0	0	1	0	0	0	1				
	-9.0dB					0	0	0	1	0	0	1	0				
	-9.5dB					0	0	0	1	0	0	1	1				
	-10.0dB					0	0	0	1	0	1	0	0				
	-10.5dB					0	0	0	1	0	1	0	1				
	-11.0dB					0	0	0	1	0	1	1	0				
	-11.5dB					0	0	0	1	0	1	1	1				
	-12.0dB					0	0	0	1	1	0	0	0				
	-12.5dB					0	0	0	1	1	0	0	1				
	-13.0dB					0	0	0	1	1	0	1	0				
	-13.5dB					0	0	0	1	1	0	1	1				
	-14.0dB	-				0	0	0	1	1	1	0	0				
	-14.5dB	-				0	0	0	1	1	1	0	1				
	-15.0dB	-				0	0	0	1	1	1	1	0				
	-15.5dB					0	0	0	1	1	1	1	1				
	-16.0dB					0	0	1	0	0	0	0	0				
	-16.5dB					0	0	1	0	0	0	0	1				
	-17.0dB					0	0	1	0	0	0	1	0				
	-17.5dB					0	0	1	0	0	0	1	1				
	-18.0dB					0	0	1	0	0	1	0	0				
	-18.5dB					0	0	1	0	0	1	0	0				
ше	-19.0dB -19.5dB		Volume			0	0	1	0	0	1	1			Chip		
Volume	-19.5dB -20.0dB		Channe Select		0	0	0	1	0	1	0	0	0	0	Select	1	1
	-20.0dB -20.5dB		00.000			0	0	1	0	1	0	0	1				
	-20.5dB -21.0dB					0	0	1	0	1	0	1	0				
	-21.5dB					0	0	1	0	1	0	1	1				
	-21.5dB -22.0dB					0	0	1	0	1	1	0	0				
	-22.5dB					0	0	1	0	1	1	0	1				
	-23.0dB					0	0	1	0	1	1	1	0				
	-23.5dB					0	0	1	0	1	1	1	1				
	-24.0dB					0	0	1	1	0	0	0	0				
	-24.5dB					0	0	1	1	0	0	0	1				
	-25.0dB					0	0	1	1	0	0	1	0				
	-25.5dB					0	0	1	1	0	0	1	1				
	-26.0dB					0	0	1	1	0	1	0	0				
	-26.5dB	1				0	0	1	1	0	1	0	0				
	-27.0dB	1				0	0	1	1	0	1	1	1				
	-27.5dB -28.0dB	1				0	0	1	1	1	0	0	0				
	-28.0dB -28.5dB	1				0	0	1	1	1	0	0	1				
	-28.50B -29.0dB	1				0	0	1	1	1	0	1	0				
	-29.0dB -29.5dB	1				0	0	1	1	1	0	1	1				
	-29.5dB -30.0dB	1				0	0	1	1	1	1	0	0				
	-30.5dB					0	0	1	1	1	1	0	1				
	-30.5dB	-				0	0	1	1	1	1	1	0				

	Address No.3 討 tion & Setting	发定表 D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	-31.5dB					0	0	1	1	1	1	1	1				
	-32.0dB					0	1	0	0	0	0	0	0				
	-32.5dB					0	1	0	0	0	0	0	1				
	-33.0dB					0	1	0	0	0	0	1	0				
	-33.5dB					0	1	0	0	0	0	1	1				
	-34.0dB					0	1	0	0	0	1	0	0				
	-34.5dB					0	1	0	0	0	1	0	1				
	-35.0dB					0	1	0	0	0	1	1	0				
	-35.5dB					0	1	0	0	0	1	1	1				
	-36.0dB					0	1	0	0	1	0	0	0				
	-36.5dB					0	1	0	0	1	0	0	1				
	-37.0dB					0	1	0	0	1	0	1	0				
	-37.5dB					0	1	0	0	1	0	1	1				
	-38.0dB	1				0	1	0	0	1	1	0	0				
	-38.5dB	1				0	1	0	0	1	1	0	1				
	-39.0dB					0	1	0	0	1	1	1	0				
	-39.5dB					0	1	0	0	1	1	1	1				
	-40.0dB					0	1	0	1	0	0	0	0				
	-40.5dB					0	1	0	1	0	0	0	1				
	-41.0dB					0	1	0	1	0	0	1	0				
	-41.5dB					0	1	0	1	0	0	1	1				
	-42.0dB					0	1	0	1	0	1	0	0				
це	-42.5dB	,	Volume	,		0	1	0	1	0	1	0	1		Chin		
Volume	-43.0dB		Channe		0	0	1	0	1	0	1	1	0	0	Chip Select	1	1
>	-43.5dB		Select			0	1	0	1	0	1	1	1	-			
	-44.0dB					0	1	0	1	1	0	0	0	-			
	-44.5dB					0	1	0	1	1	0	0	1				
	-45.0dB					0	1	0	1	1	0	1	0	-			
	-45.5dB					0	1	0	1	1	0	1	1				
	-46.0dB					0	1	0	1	1	1	0	0				
	-46.5dB					0	1	0	1	1	1	0	1				
	-47.0dB					0	1	0	1	1	1	1	0				
	-47.5dB					0	1	0	1	1	1	1	1				
	-48.0dB					0	1	1	0	0	0	0	0				
	-48.5dB	1				0	1	1	0	0	0	0	1	1			
	-49.0dB	1				0	1	1	0	0	0	1	0	-			
	-49.5dB	1				0	1	1	0	0	0	1	1	1			
	-50.0dB	1				0	1	1	0	0	1	0	0	-			
	-50.5dB	-				0	1	1	0	0	1	0	1	1			
	-51.0dB	-				0	1	1	0	0	1	1	0	1			
	-51.5dB	-				0	1	1	0	0	1	1	1	1			
	-52.0dB	-				0	1	1	0	1	0	0	0	1			
	-52.5dB	-				0	1	1	0	1	0	0	1	1			
	-53.0dB	-				0	1	1	0	1	0	1	0	1			
	-53.5dB	1				0	1	1	0	1	0	1	1	1			
	-54.0dB	-				0	1	1	0	1	1	0	0	1			
	-54.5dB					0	1	1	0	1	1	0	1				

Func	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	-55.0dB					0	1	1	0	1	1	1	0				
	-55.5dB					0	1	1	0	1	1	1	1				
	-56.0dB					0	1	1	1	0	0	0	0				
	-56.5dB					0	1	1	1	0	0	0	1				
	-57.0dB					0	1	1	1	0	0	1	0				
	-57.5dB					0	1	1	1	0	0	1	1				
	-58.0dB					0	1	1	1	0	1	0	0				
	-58.5dB					0	1	1	1	0	1	0	1				
	-59.0dB					0	1	1	1	0	1	1	0				
	-59.5dB					0	1	1	1	0	1	1	1				
	-60.0dB					0	1	1	1	1	0	0	0				
	-60.5dB					0	1	1	1	1	0	0	1	-			
	-61.0dB					0	1	1	1	1	0	1	0	-			
	-61.5dB					0	1	1	1	1	0	1	1	-			
	-62.0dB					0	1	1	1	1	1	0	0				
	-62.5dB					0	1	1	1	1	1	0	1				
	-63.0dB					0	1	1	1	1	1	1	0	-			
	-63.5dB					0	1	1	1	1	1	1	1	-			
	-64.0dB					1	0	0	0	0	0	0	0	-			
	-64.5dB					1	0	0	0	0	0	0	1				
	-65.0dB					1	0	0	0	0	0	1	0	-			
	-65.5dB					1	0	0	0	0	0	1	1	-			
4.	-66.0dB					1	0	0	0	0	1	0	0	-			
Volume	-66.5dB		Volume Channe		0	1	0	0	0	0	1	0	1	0	Chip	1	1
Volt	-67.0dB	1	Select			1	0	0	0	0	1	1	0		Select	'	'
	-67.5dB					1	0	0	0	0	1	1	1	-			
	-68.0dB					1	0	0	0	1	0	0	0	-			
	-68.5dB					1	0	0	0	1	0	0	1	-			
	-69.0dB					1	0	0	0	1	0	1	0	-			
	-69.5dB					1	0	0	0	1	0	1	1	-			
	-70.0dB					1	0	0	0	1	1	0	0	-			
	-70.5dB	1				1	0	0	0	1	1	0	1				
	-71.0dB					1	0	0	0	1	1	1	0				
	-71.5dB					1	0	0	0	1	1	1	1				
	-72.0dB					1	0	0	1	0	0	0	0	-			
	-72.5dB	_				1	0	0	1	0	0	0	1	-			
	-73.0dB					1	0	0	1	0	0	1	0				
	-73.5dB					1	0	0	1	0	0	1	1				
	-74.0dB					1	0	0	1	0	1	0	0				
	-74.5dB					1	0	0	1	0	1	0	1	-			
	-75.0dB	1				1	0	0	1	0	1	1	0				
	-75.5dB	1				1	0	0	1	0	1	1	1				
	-76.0dB					1	0	0	1	1	0	0	0				
	-76.5dB					1	0	0	1	1	0	0	1				
	-77.0dB					1	0	0	1	1	0	1	0				
	-77.5dB					1	0	0	1	1	0	1	1				
	-78.0dB					1	0	0	1	1	1	0	0				

Select Address No.3 設定表

	Address No.3 彭		D4.4	D40	D40	D44	D40	D0	Do	D7	DA	ם.	D.4	Б.	D0	D4	DA
Func	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	-78.5dB	-				1	0	0	1	1	1	0	1	_			
	-79.0dB					1	0	0	1	1	1	1	0				
	-79.5dB	-				1	0	0	1	1	1	1	1	_			
	-80.0dB					1	0	1	0	0	0	0	0				
	-80.5dB					1	0	1	0	0	0	0	1	-			
	-81.0dB -81.5dB					1	0	1	0	0	0	1	0				
							0		0		_	1					
	-82.0dB					1	0	1	0	0	1	0	0	-			
	-82.5dB					1		1		0	1	0	1				
	-83.0dB					1	0	1	0	0	1	1	0				
	-83.5dB	-				1	0	1	0	0	1	1	1				
	-84.0dB -84.5dB	-				1	0	1	0	1	0	0	0				
	-85.0dB					1	0	1	0	1	0	1	0				
	-85.5dB	1				1	0	<u>'</u> 1	0	1	0	1	1				
	-86.0dB					1	0	1	0	1	1	0	0	-			
	-86.5dB					1	0	1	0	1	1	0	1				
	-87.0dB					1	0	1	0	1	1	1	0	-			
Je L	-87.5dB		Volume			1	0	1	0	1	1	1	1		Chip		
Volume	-88.0dB		Channe		0	1	0	1	1	0	0	0	0	0	Select	1	1
>	-88.5dB		Select			1	0	1	1	0	0	0	1	-			
	-89.0dB					1	0	1	1	0	0	1	0	-			
	-89.5dB					1	0	1	1	0	0	1	1	-			
	-90.0dB					1	0	1	1	0	1	0	0				
	-90.5dB					1	0	1	1	0	1	0	1				
	-91.0dB	1				1	0	1	1	0	1	1	0				
	-91.5dB	1				1	0	1	1	0	1	1	1				
	-92.0dB					1	0	1	1	1	0	0	0				
	-92.5dB	1				1	0	1	1	1	0	0	1				
	-93.0dB					1	0	1	1	1	0	1	0				
	-93.5dB					1	0	1	1	1	0	1	1				
	-94.0dB	1				1	0	1	1	1	1	0	0	-			
	-94.5dB	1				1	0	1	1	1	1	0	1				
	-95.0dB	1				1	0	1	1	1	1	1	0				
		1				1	0	1	1	1	1	1	1				
	禁止					•	:	:	:	• •	:	:	•	1			
	Prohibition					•	•	•	•	•	•	•	•				
						1	1	1	1	1	1	1	1				

Select Address No.4 設定表※MSEL の ON/OFF は Address No.2 のモードセレクタに反映されます

Fur	nction & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
HPOUT SEL	MUTE		0	MSEL													
	FRONT		1	FRONT	MSEL C,SW												
MSEL	OFF			0		MSEL SUR											
MS	ON			1			MSEL SURB										
MSEL C,SW	OFF				0			SB SELECT									
MS C,6	ON				1				SUB MUTE						Chin		
MSEL	OFF	0				0				0	0	0	0	0	Chip Select	1	1
MS	ON		HPOUT SEL			1											
MSEL SURB	OFF		OLL	MSEL			0										
MS	ON			FRONT	MSEL		1										
SB Select	SURB				C,SW	MSEL		0									
Sel	FRONT					SUR	MSEL	1									
SUB	OFF						SURB	SB	0								
S M	ON							SELECT	1								

Select Address No.6 設定表

Address No.6 設		D1/	D13	D12	D11	D10	DO	Dδ	D7	De	D5	D4	D3	D2	D1	D0
T			פוט	DIZ	ווט	טוט	D9	Do	וטו	טט	טט	D4	DЗ	DZ	וט	טט
			Ma	, do												
	1															
			SI	JB												
	1	1		1				V	olume	2						
			0	0				•	Olalilo	_						
SUB1			0	1												
SUB2			1	0												
MULTI			1	1												
MUTE							1	1	1	1	1	1				
							1	1	1	1	1	0				
							:	:	:	:	:	:				
Pronibition							0	0	0	1	1	1		Chin		
+6.0dB					1		0	0	0	1	1	0	1	Select	1	0
+5.0dB						1	0	0	0	1	0	1				
+4.0dB							0	0	0	1	0	0				
+3.0dB							0	0	0	0	1	1				
+2.0dB							0	0	0	0	1	0	•			
+1.0dB							0	0	0	0	0	1				
+0.0dB						0	0	0	0	0	0	0				
												1				
							0				1					
										1						
	MAIN SUB1 SUB2 MULTI MAIN SUB1 SUB2 MULTI MAIN SUB1 SUB2 MULTI MUTE 禁止 Prohibition +6.0dB +5.0dB +4.0dB +3.0dB +1.0dB	### Details and the section is setting betting a substitute of the section is setting betting a substitute of the section is substitute of the substitute of the section is substitute of the section is substitute of the substit	### D15 D14 MAIN	### Prohibition ### Prohibition ### ### ### ### ### ### ### ### ### #	### Prohibition ###	### Prohibition ### P	### Prohibition +6.0dB +3.0dB +1.0dB +0.0dB -1.0dB -3.0dB -3.0dB -4.0dB MAIN	### Prohibition ### Prohibition ### ## ### ### ### ### ### ### ### ##	D15	Discription & Setting Discription & Setting Discription & Setting Discription & Discription	Selection & Setting	MAIN	Selting D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4	Substance D15	Substance D15	Substance D15

Select Address No.6 設定表

Func	tion & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	-6.0dB							0	0	0	1	1	0				
	-7.0dB							0	0	0	1	1	1				
	-8.0dB							0	0	1	0	0	0				
	-9.0dB							0	0	1	0	0	1				
	-10.0dB							0	0	1	0	1	0				
	-11.0dB							0	0	1	0	1	1				
	-12.0dB							0	0	1	1	0	0				
	-13.0dB							0	0	1	1	0	1				
	-14.0dB							0	0	1	1	1	0				
	-15.0dB							0	0	1	1	1	1				
	-16.0dB							0	1	0	0	0	0	-			
	-18.0dB							0	1	0	0	0	1				
	-20.0dB							0	1	0	0	1	0				
	-22.0dB							0	1	0	0	1	1				
	-24.0dB							0	1	0	1	0	0				
OI.	-26.0dB						0	0	1	0	1	0	1				
Volume2	-28.0dB		ode ector	Mod Selec		1		0	1	0	1	1	0	1	Chip	1	0
nlo/	-30.0dB	RI	EC	SUE		'		0	1	0	1	1	1	. '	Select	ı	U
	-32.0dB							0	1	1	0	0	0	-			
	-34.0dB							0	1	1	0	0	1				
	-36.0dB							0	1	1	0	1	0				
	-38.0dB							0	1	1	0	1	1				
	-40.0dB							0	1	1	1	0	0				
	-42.0dB							0	1	1	1	0	1	-			
	-44.0dB							0	1	1	1	1	0	-			
	-46.0dB							0	1	1	1	1	1				
	-48.0dB							1	0	0	0	0	0				
	-50.0dB							1	0	0	0	0	1	-			
	-52.0dB							1	0	0	0	1	0				
	-54.0dB	1						1	0	0	0	1	1	-			
	-56.0dB	1						1	0	0	1	0	0	-			
	** · L							1	0	0	1	0	1	-			
	禁止 Prohibition						÷	:	:	i	i	÷	:	-			
							1	1	1	1	1	1	1	L			L

Select Address No.7 設定表

	ction & Setting	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
	11msec	0	0	0													
	5msec	0	0	1													
Вe	7msec	0	1	0													
A→B switching-time	14msec	0	1	1		В→А											
- A	3msec	1	0	0	swit	tching-	time										
SWi	2msec	1	0	1													
	禁止	1	1	0													
	Prohibition	1	1	1				Base									İ
	11msec				0	0	0	Clock			System						
	5msec				0	0	1	_	0 0		System Reset	0	0	1	Chip Select	1	1
шe	7msec				0	1	0			0							
B→A ching-ti	14msec				0	1	1		Ū								
B→A switching-time	3msec				1	0	0										
SWI	2msec				1	0	1										
	禁止		А→В		1	1	0										
	Prohibition	swit	switching-time			1	1										
Base Clock	x1				B→A		0										
B S	×1/2						1										
System Reset	Normal					switching-time		Base			0						
Sys	Reset						Clock			1							

: Initial condition

Select Address No.7, Data = D15-D13 :下図 A \rightarrow B の切替え時間の設定を変更できます。 Select Address No.7, Data = D12-,D10 :下図 B \rightarrow A の切替え時間の設定を変更できます。

※切替え時間は A→B、B→A ともに 11.2msec 以上の設定を推奨します。

 $XA \rightarrow B$, $B \rightarrow A$ の切替え時間を変更する場合は、同じ切替え時間に設定することを推奨します。




Figure 11. マイクロステップボリューム切替え時間について

Base Clock を $\times 1/2$ に設定すると、Switching Time(Tsoft)が 2 倍となります。

マイクロステップボリューム回路について

1. マイクロステップボリューム技術 1-1. マイクロステップボリュームの効果

ローム独自の切替えポップ音防止技術です。ボリュームなどのゲイン切替えを瞬時に行うと音楽信号が不連続となり、 不快なポップノイズが発生することがあります。マイクロステップボリュームは、音楽信号が不連続とならないように信 号波形を補完する技術で、ポップ音を大幅に低減させることができます。




Figure 12. マイクロステップボリューム波形

マイクロステップボリュームは、マイコンから送信されたデータを受信した後に切替えを開始します。 ある一定の時間をかけて波形が上記の図のように切替えします。IC 内部では、マイコンから送信されたデータを 内部処理し、切替えポップ音が発生しないように最適な動作を行います。

しかしながら、送信タイミングによっては意図した切替え波形とならない場合も想定されます。そのため、データ送信タイミングと実際の切替え時間との関係を示した例を以降に記載します。これらをよくご確認の上、設計をお願いします。

1-2. マイクロステップボリュームの適用対象ブロックについて

・マイクロステップボリュームの適用されるブロックは、7.1ch ボリュームおよび、SUB ボリュームになります。

2. マイクロステップボリューム回路のデータ送信について

2-1.マイクロステップ切替え時間について

ボリュームの切替えには「切替え猶予期間(Twait)」、「A→B 切替え時間(Tsft)」、「B→A 切替え時間(Tsft)」があり、1 回の切替えあたり、約 25msec の時間を必要とします。(Tsoft = Twait + 2 * Tsft, Twait=2.3msec, Tsft=11.2msec)なお、Twait は切替え猶予期間であり、2.3msec に設計されています。(Twait は IC 内部のばらつきを考慮して、1.2msec (Min) から 4.6msec (Max) で設計する必要があります)





Figure 13. [A→B switching-time] [B→A switching-time]について

また、Base clock は内部発振器で周波数を変えることが可能です。例えば、Base clock の×1/2 を選択した場合、 [wait time]、[A→B switching time]と [B→A switching time]は 2 倍になります。

2-2. 同一ブロックのデータ送信タイミングと切替え動作について


■ 送信例1

データ送信時から切替え開始までのタイムチャートは次のようになります。 最初に、同一ブロックを十分間隔を空けて送信した場合の例を示します。 なお、十分な間隔とは Tsoft にばらつきマージン 1.4 を乗じた時間を指します。




■ 送信例 2

次に、送信間隔が十分でない場合(上記間隔より短い場合)の例を示します。 最初の切替え動作中にデータを送信した場合は、それが終了した後に連続して2番目に送信したデータに切替わります。 そのとき2番目の切替えには切替え猶予期間(Twait)は入りません。



■ 送信例3

次に、送信間隔を更に短くした場合の切替え動作の例を示します。



②のデータは A→B 動作中のデータであるため有効となり、すぐ後の B→A で①→②に切換ります。

③、④のデータは B→A の動作中のデータであるため、次の切替えで有効になるのですが、③のデータは④のデータで 上書きされるため無効となり、④のみ有効となります。また送信タイミング上の規定はありません。

複数のチャンネルにデータを送信する場合の注意点として、 $\overline{\text{同}-\overline{\text{J}\text{L}}\text{U}}$ の組合せでは同タイミングで切替える ことが可能です。①を $\overline{\text{FL}}$ になります。 ①を $\overline{\text{FL}}$ になります。




Figure 14. 複数チャンネル(Lch, Rch)送信時の動作(Twait 間隔以下)

次に、②のデータが Twait 時間内に送信されない場合、ゲイン切替え動作は以下のようになります。





Figure 15. 複数チャンネル(Lch, Rch)送信時の動作(Twait 間隔以上)

2-3. 複数ブロックのデータ送信タイミングと切替え動作について

複数ブロックにデータを送信した場合、IC内部で規定されるシーケンス毎に処理が実行されます。 このシーケンスに基づいてマイクロステップボリュームの動作開始順序が決まります。

■送信例1 送信順に複数チャネルが動作する場合(3チャネル送信時)



データ送信時のタイミング制約はありませんが、切替え開始のタイミングは現在の切替えが終了してからとなります。 なお、切替え開始のタイミングはデータ設定順序によらず、次の順番となっています。(送信例 2)





Figure 16. ボリューム切替え順序

※同一ステート内にあるブロックは同タイミングで切替えを開始する事が可能です。

■送信例 2

送信順序と実際の切替え順序が異なる場合




FL 切替え中に、FL/SW/SL を連続して受信した場合は、SW と SL の切替えが優先されます。 もし、データ送信順に切替えを開始させたい場合には、現在の切替え終了後に次のデータを送信してください。

■送信例3

同一データ送信時の扱いについては、現状設定データと相違がないことを IC 内部で判定するため、ゲイン切替えを開始しません。

同一データに続けて他チャンネルのゲイン変更データを送信



2-4. ゲイン切替え時ポップノイズについて

マイクロステップの内部状態 A 及び B の出力 DC オフセットの差によって、ポップノイズのレベルが異なります。 ポップノイズのレベルを下げるには、Switching time を長くすることで解決できる場合があります。

[A→B switching time]と [B→A switching time]の設定を変更して、ポップノイズレベルをご確認ください。

この時、 $[A \rightarrow B]$ switching time]と $[B \rightarrow A]$ switching time]の設定時間が異なると、ポップノイズを下げる効果が十分に得られないので、同一の時間に設定することを推奨します。

応用回路例




Figure 17. 応用回路例

配線上の注意

- ① GND は太く基準 GND から取ってください。IC の GND に共通インピーダンスがつくと、その影響で減衰量の大きいところで設定誤差が発生することがあります。
- ② CL、DA の配線パターンはアナログ部の配線パターンから離して、クロストークしないようにしてください。
- ③CL、DA の配線パターンは、なるべく平行に引かないでください。隣接する時はシールドするようにしてください。
- ④ 入力セレクタの入力端子の配線パターンはクロストークに注意してください。
- ⑤ 配線間をシールドすることを推奨いたします。
- 電源のデカップリングコンデンサは、VCC,GND,VEE に対して、できるだけ最短距離で接続してください。

熱損失について

IC の熱設計について

IC の特性は、使用される温度に大きく関係し、最大許容接合部温度を超えると、素子が劣化したり破壊したりすることがあります。瞬時破壊及び長時間動作の信頼性といった 2 つの立場から、IC の熱に対する配慮は十分に行う必要があります。




Figure 18. 熱軽減曲線

注)この値は実測値であり保証値ではありません。

許容損失の値は実装する基板によって変化しますのでご注意ください。

入出力等価回路図

端子番号	端子名	端子電圧(V)	等価回路	端子説明
18~23 28 33 46 55 58~63	GND	0	V@O X	アナロググランド端子です。
3 5 7	VCC VEE1 VEE2	+7 -7		正電源端子、負電源端子です。
4	DGND	0	VœO	デジタルグランド端子です。
1 2 64	DA CL CHIP	-	Vcc Vcc Vcc Vcc	クロック、データ、チップセレクト 入力端子です。
8 9 10 11 12 13 14 15 56	OUTFRL OUTFL OUTSW OUTC OUTSR OUTSL OUTSBR OUTSBL ADCL ADCR	0	Vcc Vee	アナログ音声信号出力用端子です。
24 25 26 27	SUBL SUBR RECL RECR	0	Vcc Additional Control of the Contro	アナログ音声信号出力用端子です。 (SUB/REC)

端子番号	端子名	端子電圧(V)	等価回路	端子説明
30 29 32 31 35 34 37 36 39 38 41 40 43 42 45 44	INR8 INL8 INR7 INL7 INR6 INL6 INR5 INL5 INR4 INL4 INR3 INL2 INL2 INR1 INL1	0	Vcc A 47k Vee	ステレオ音声信号入力用端子です。 入力インピーダンスは、47kΩ(Typ.) です。
48 47 50 49 51 52 54 53	SBRIN SBLIN SRIN SLIN CIN SWIN FRIN FLIN	0	Vcc	アナログマルチ音声信号入力用端子です。 入力インピーダンスは、47kΩ(Typ.) です。
16 17	OUTHPR OUTHPL	0	Vcc Vee	アナログ出力端子(ヘッドフォン用)です。 スイッチのインピーダンスは 0.8kΩ (Typ.) となります。

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れる等の対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSIのすべての電源端子について電源ーグラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. VEE 電位について

VEE 端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、 VEE 端子以外のすべての端子が VEE の電圧以下にならないようにしてください。

4. グラウンド配線パターンについて

グラウンドピンはデジタルグラウンド(4 ピン)、アナロググラウンド(18-23,28,33,46,55,58-63 ピン)合わせて 19 ピン ありますが、LSI 内部ではそれらは接続されておりません。グラウンドは、セットの基準点で 1 点アースすることを 推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線 は、低インピーダンスになるようにし、独立した配線で接続することを推奨します。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失は、70mm x 70mm x 1.6mm ガラスエポキシ基板実装時、放熱板なし時の値であり、これを超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用する等の対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。推奨動作範囲内であっても電圧、温度特性を示します。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、IC 端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

11. 未使用の音声入力端子の処理について

音声入力端子は端子をオープンにした時には端子の内部インピーダンスが 47kΩになりますので、外部からの飛び込みノイズが問題になることがあります。使わない音声入力端子がある場合はグラウンドに接地するか、マイコンの設定でセレクタが切り替わらないように設計してください。また未使用の音声出力端子はオープンで構いません。

使用上の注意 ― 続き1

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。 この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

- 〇抵抗では、VEE>(端子 A)の時、トランジスタ(NPN)では VEE > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。
- 〇また、トランジスタ(NPN)では、VEE > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に VEE (P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が VEE にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 19. モノリシック IC 構造例

13. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び 温度などによる容量の変化を考慮の上定数を決定してください。

14. 電源 ON/OFF 時について

- ① 電源 ON/OFF 時はポップ音が発生しますので、セット上にて MUTE をかけてください。
- ② 電源の立ち上げ時は、VEE と VCC を同時に立ち上げるか、VEE 側を早く立ち上げてください。 VCC 側を先に立ち上げますと VCC-VEE 間に過大な電流が流れます。 (tdelay は、立ち上げ時は VEE =< VCC、立ち下げ時は VCC =< VEE としてください)
- ③ このICには、パワーオンリセットが搭載されています。これらを有効にするには、trise=20µsec以上となるように設計してください。




Figure 20. 電源シーケンス

15. ファンクション切り替えについて

入力セレクタ、モードセレクタなどを切り替える時はボリュームにて MUTE をかけてください。

16. ボリュームのゲイン切換えについて

ボリュームのブースト時、特に+20dBを超える高いゲインに切換える場合は、切換ポップ音が大きくなることがあります。この場合は、ゲインを一度に大きく切換えずに、1dBステップごとに切換えることをお奨めします。また、マイクロステップボリューム切換え時間を長くすることによっても切換ポップ音が軽減できることがあります。

使用上の注意 — 続き2

17. 出力負荷特性について

出力の負荷特性は、下図の通りです(参考図)。負荷は 10 kΩ(TYP)以上でご使用ください。

対象となる出力端子

端子 No.	端子名	端子 No.	端子名	端子 No.	端子名	端子 No.	端子名
8	OUTFR	12	OUTSR	25	SUBR	56	ADCL
9	OUTFL	13	OUTSL	24	SUBL	57	ADCR
10	OUTSW	14	OUTSBR	27	RECR	-	-
11	OUTC	15	OUTSBL	26	RECL	-	-





Figure 21. 出力負荷特性 VCC=+7V, VEE=-7V(参考図)


発注形名情報



標印図



外形寸法図と包装・フォーミング仕様



改訂履歴

•	- 15									
Ī	Date	Revision	変更内容							
Ī	31.Mar.2015	001	New Release							

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器(AV機器、OA機器、通信機器、家電製品、アミューズメント機器等)への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置(医療機器(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等)(以下「特定用途」という)への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

Ī	日本	USA	EU	中国
ſ	CLASSⅢ	CLACCIII	CLASS II b	Ⅲ 米百
ſ	CLASSIV	CLASSⅢ	CLASSII	Ⅲ類

- 2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておりません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
- 4. 本製品は耐放射線設計はなされておりません。
- 5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- 6. パルス等の過渡的な負荷 (短時間での大きな負荷) が加わる場合は、お客様製品に本製品を実装した状態で必ず その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、 本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、 必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
- 8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- 1. ハロゲン系(塩素系、臭素系等)の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- 2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせて頂きます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

Notice-PGA-J Rev.001

応用回路、外付け回路等に関する注意事項

- 1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラッキ等を考慮して十分なマージンをみて決定してください。
- 2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、 実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路や その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

- 1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります のでこのような環境及び条件での保管は避けてください。
 - ①潮風、CI₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - 4)強い静電気が発生している場所での保管
- 2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
- 3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱いください。天面方向が 遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する 危険があります。
- 4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに QR コードが印字されていますが、QR コードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

- 1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
- 2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
- 3. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権 そ の他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。 但し、本製品を通常 の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

- 1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
- 2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
- 3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
- 4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

Notice-PGA-J Rev.001

一般的な注意事項

- 1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
- 2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
- 3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。

Notice – WE Rev.001