

A/D コンバータシリーズ

逐次比較型 A/D コンバータ

12 bit、0.5 MSPS ~ 1 MSPS

8 チャンネル、SPI インタフェース

BD79104FV-LA

概要

本製品は産業機器市場へ向けたランクの製品です。これらのアプリケーションとしてご使用される場合に最適な商品です。

BD79104FV-LA は 0.5 MSPS ~ 1 MSPS のサンプリングレートに対応した 12 bit、8 チャンネル入力の逐次比較型、汎用 A/D コンバータです。

特長

- 最大 1 MSPS のサンプリングレート
- 低消費電力
- SSOP-B16 小型パッケージ
- SPI/QSPI/MICROWIRE 互換
シリアルインタフェース
- シングルエンド入力
- ストレートバイナリ形式の出力

用途

- 産業機器
- 計装システムや制御システム
- モータ制御
- データアキュイジションシステム

重要特性


- 電源電圧範囲(VDD) : 2.70 V ~ 5.25 V
- 電源電圧範囲(IOVDD) : 1.65 V ~ 5.25 V
- サンプリングレート : 0.5 MSPS ~ 1.0 MSPS
- 消費電力
(1 MSPS 動作時) : 4 mW @ V_{DD} = 3.6 V (Typ)
9.5 mW @ V_{DD} = 5.25 V (Typ)
- INL : ±1.0 LSB @ V_{DD} = 3 V (Typ)
- DNL : +1.2 / -0.99 LSB @ V_{DD} = 3 V (Typ)
- SNR : 72 dB @ V_{DD} = 3 V (Typ)
- SINAD : 72 dB @ V_{DD} = 3 V (Typ)
- 動作温度範囲 : -40 °C ~ +125 °C

パッケージ


SSOP-B16

W (Typ) x D (Typ) x H (Max)

5.0 mm x 6.4 mm x 1.35 mm



基本アプリケーション回路



○製品構造：シリコンを主材料とした半導体集積回路 ○耐放射線設計はしていません

www.rohm.co.jp

© 2022 ROHM Co., Ltd. All rights reserved.

TSZ22111 • 14 • 001

1/22


TSZ02201-05H5AFH22020-1-1

2023.01.19 Rev.001

目次

| | |
|-------------------------|----|
| 概要 | 1 |
| 特長 | 1 |
| 用途 | 1 |
| 重要特性 | 1 |
| パッケージ | 1 |
| 基本アプリケーション回路 | 1 |
| 端子配置図 | 3 |
| 端子説明 | 3 |
| ブロック図 | 3 |
| 絶対最大定格 | 4 |
| 熱抵抗 | 4 |
| 推奨動作条件 | 5 |
| 電気的特性 | 6 |
| タイミング特性 | 8 |
| 用語の定義 | 9 |
| 特性データ | 10 |
| 動作説明 | 13 |
| 応用回路例 | 16 |
| 入出力等価回路図 | 17 |
| 使用上の注意 | 18 |
| 発注形名情報 | 20 |
| 標印図 | 20 |
| 外形寸法図と包装・フォーミング仕様 | 21 |
| 改訂履歴 | 22 |


端子配置図



端子説明

| 端子番号 | 端子名 | 機能 |
|------|-------|--|
| 1 | CSB | チップセレクト。CSB の立ち下りエッジで A/D 変換処理が開始されます。 |
| 2 | VDD | アナログ/デジタル電源端子。 この電圧がアナログのフルスケール電圧の基準となります。 |
| 3 | AGND | アナロググラウンド端子。 この電圧がアナログのゼロスケール電圧の基準となります。 |
| 4 | IN0 | アナログ入力端子 0, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 5 | IN1 | アナログ入力端子 1, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 6 | IN2 | アナログ入力端子 2, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 7 | IN3 | アナログ入力端子 3, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 8 | IN4 | アナログ入力端子 4, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 9 | IN5 | アナログ入力端子 5, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 10 | IN6 | アナログ入力端子 6, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 11 | IN7 | アナログ入力端子 7, 0 V ~ V _{DD} の範囲の信号を入力してください。 |
| 12 | DGND | デジタルグラウンド端子。 |
| 13 | IOVDD | デジタル I/O 電源端子。 |
| 14 | SDI | デジタルデータ入力。 |
| 15 | SDO | デジタルデータ出力。 |
| 16 | SCK | デジタルクロック入力。 |

ブロック図



絶対最大定格 (Ta = 25 °C)

| 項目 | 記号 | 定格 | 単位 |
|---------------|--------------------|--------------------------------|----|
| アナログ/デジタル電源電圧 | V _{DD} | 5.7 | V |
| デジタル I/O 電源電圧 | V _{IOVDD} | V _{DD} +0.3, max 5.7 | V |
| アナログ入力電圧 | V _{IN} | -0.3 ~ V _{DD} +0.3 | V |
| デジタル入力電圧 | V _{DIN} | -0.3 ~ V _{IOVDD} +0.3 | V |
| 最高接合部温度 | T _{jmax} | 150 | °C |
| 保存温度範囲 | T _{stg} | -55 ~ +150 | °C |

注意 1: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただくようお願いいたします。

注意 2: 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

熱抵抗 (Note 1)

| 項目 | 記号 | 熱抵抗(Typ) | | 単位 |
|-------------------------------------|---------------|---------------|---------------|------|
| | | 1層基板 (Note 3) | 4層基板 (Note 4) | |
| SSOP-B16 | | | | |
| ジャンクション—周囲温度間熱抵抗 | θ_{JA} | 140.9 | 77.2 | °C/W |
| ジャンクション—パッケージ上面中心間熱特性パラメータ (Note 2) | Ψ_{JT} | 6 | 5 | °C/W |

(Note 1) JESD51-2A(Still-Air)に準拠。

(Note 2) ジャンクションからパッケージ (モールド部分) 上面中心までの熱特性パラメータ。

(Note 3) JESD51-3に準拠した基板を使用。

(Note 4) JESD51-7に準拠した基板を使用。

| 測定基板 | 基板材 | 基板寸法 |
|------|------|-------------------------------|
| 1層 | FR-4 | 114.3 mm x 76.2 mm x 1.57 mmt |

| 1層目 (表面) 銅箔 | |
|------------------------|------------|
| 銅箔パターン | 銅箔厚 |
| 実装ランドパターン +電極引出し用配線 | 70 μ m |

| 測定基板 | 基板材 | 基板寸法 |
|------|------|------------------------------|
| 4層 | FR-4 | 114.3 mm x 76.2 mm x 1.6 mmt |

| 1層目 (表面) 銅箔 | | 2層目、3層目 (内層) 銅箔 | | 4層目 (裏面) 銅箔 | |
|------------------------|------------|-----------------|------------|----------------|------------|
| 銅箔パターン | 銅箔厚 | 銅箔パターン | 銅箔厚 | 銅箔パターン | 銅箔厚 |
| 実装ランドパターン +電極引出し用配線 | 70 μ m | 74.2 mm□ (正方形) | 35 μ m | 74.2 mm□ (正方形) | 70 μ m |

推奨動作条件

| 項目 | 記号 | 最小 | 標準 | 最大 | 単位 |
|---------------|--------------------|------|-----|--------------------|------|
| アナログ/デジタル電源電圧 | V _{DD} | 2.70 | - | 5.25 | V |
| デジタル I/O 電源電圧 | V _{IOVDD} | 1.65 | - | V _{DD} | V |
| アナログ入力電圧 | V _{IN} | 0 | - | V _{DD} | V |
| デジタル入力電圧 | V _{DIN} | 0 | - | V _{IOVDD} | V |
| 動作温度 | Topr | -40 | +25 | +125 | °C |
| クロック周波数 | f _{SCK} | 10 | - | 20 | MHz |
| サンプリングレート | f _s | 0.5 | - | 1.0 | MSPS |

電氣的特性

指定のない限り Ta = -40 °C ~ +125 °C (標準 : Ta = 25 °C), V_{DD} = 2.7 V ~ 5.25 V, V_{IOVDD} = 1.65 V ~ 5.25 V,
f_{SCK} = 20 MHz, f_s = 1 MSPS

| 項目 | 記号 | 最小 | 標準 | 最大 | 単位 | 条件 |
|--|--------------------|-------|------|------|------------|--|
| スタティック変換特性 | | | | | | |
| 分解能(ノーマスコード) | R _{ES} | - | 12 | - | bit | |
| 積分非直線性 1 | I _{NL1} | -1.2 | - | +1.2 | LSB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V |
| 積分非直線性 2 | I _{NL2} | -1.0 | - | +1.0 | LSB | Ta = 25 °C, V _{DD} = 3.0 V V _{IOVDD} = 3.0 V |
| 微分非直線性 1 | D _{NL1} | -0.99 | - | +1.2 | LSB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V |
| 微分非直線性 2 | D _{NL2} | -0.99 | - | +1.2 | LSB | Ta = 25 °C, V _{DD} = 3.0 V V _{IOVDD} = 3.0 V |
| オフセット誤差 | O _E | -2.3 | ±1.1 | +2.3 | LSB | Ta = 25 °C |
| ゲイン誤差 | G _E | -2.0 | ±0.8 | +2.0 | LSB | Ta = 25 °C |
| ダイナミック変換特性 (f _{IN} = 100 kHz, V _{IN} = -0.02 dBFS) | | | | | | |
| 信号対(ノイズ+歪)比 1 | S _{INAD1} | 70 | 72 | - | dB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V, f _{IN} = 100 kHz |
| 信号対(ノイズ+歪)比 2 | S _{INAD2} | 70 | 72 | - | dB | Ta = 25 °C, V _{DD} = 3.0 V V _{IOVDD} = 3.0 V, f _{IN} = 100 kHz |
| 信号対ノイズ比 1 | S _{NR1} | 70.8 | 72.0 | - | dB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V, f _{IN} = 100 kHz |
| 信号対ノイズ比 2 | S _{NR2} | 70.8 | 72.0 | - | dB | Ta = 25 °C, V _{DD} = 3.0 V V _{IOVDD} = 3.0 V, f _{IN} = 100 kHz |
| 全高調波歪 | T _{HD} | - | -80 | - | dB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V, f _{IN} = 100 kHz |
| スプリアスフリーダイナミックレンジ | S _{FDR} | - | 82 | - | dB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V, f _{IN} = 100 kHz |
| 有効ビット数 1 | E _{NOB1} | 11.3 | 11.6 | - | bit | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V |
| 有効ビット数 2 | E _{NOB2} | 11.3 | 11.6 | - | bit | Ta = 25 °C, V _{DD} = 3.0 V V _{IOVDD} = 3.0 V |
| チャンネル間アイソレーション 1 | I _{SO1} | - | -85 | - | dB | Ta = 25 °C, V _{DD} = 5.0 V V _{IOVDD} = 3.0 V |
| チャンネル間アイソレーション 2 | I _{SO2} | - | -84 | - | dB | Ta = 25 °C, V _{DD} = 3.0 V V _{IOVDD} = 3.0 V |
| 相互変調歪 1 (2 次の相互歪み) | I _{MD1} | - | -78 | - | dB | V _{DD} = 5.25 V, V _{IOVDD} = 3.0 V 103.5 kHz, 113.5 kHz |
| 相互変調歪 2 (3 次の相互歪み) | I _{MD2} | - | -76 | - | dB | V _{DD} = 5.25 V, V _{IOVDD} = 3.0 V 103.5 kHz, 113.5 kHz |
| フルパワー帯域幅 | f _{PBW} | - | 10 | - | MHz | V _{DD} = V _{IOVDD} = 5 V |
| アパーチャディレイ | t _{AD} | - | 4.3 | - | ns | V _{DD} = V _{IOVDD} = 5 V |
| アパーチャジッタ | t _{AJ} | - | 30 | - | ps | V _{DD} = V _{IOVDD} = 5 V |
| クロック周波数 | f _{SCK} | 10 | - | 20 | MHz | |
| サンプリングレート | f _s | 500 k | - | 1 M | SPS | |
| トラックホールドアキュイジション時間 | t _{ACQ} | - | - | 3 | SCK cycles | |

電氣的特性 — 続き


指定のない限り Ta = -40 °C ~ +125 °C (標準 : Ta = 25 °C), V_{DD} = 2.7 V ~ 5.25 V, V_{IOVDD} = 1.65 V ~ 5.25 V,
f_{SCK} = 20 MHz, f_S = 1 MSPS

| 項目 | 記号 | 最小 | 標準 | 最大 | 単位 | 条件 |
|-----------------|-------------------|---------------------------|---------------------------|--------------------------|----|---|
| アナログ入力特性 | | | | | | |
| 入力電圧範囲 | V _{IN} | 0 | - | V _{DD} | V | |
| 入力 DC リーク電流 | I _{LEAK} | -1.0 | ±0.1 | +1.0 | μA | V _{IN} = 0 V or V _{DD} |
| 入力容量 1 | C _{INA1} | - | 28 | - | pF | track mode, V _{DD} = 5 V |
| 入力容量 2 | C _{INA2} | - | 4 | - | pF | hold mode, V _{DD} = 5 V |
| デジタル入力特性 | | | | | | |
| H 入力電圧 | V _{IH} | 0.7 x V _{IOVDD} | - | - | V | |
| L 入力電圧 | V _{IL} | - | - | 0.3 x V _{IOVDD} | V | |
| 入力電流 | I _{IND} | -1.0 | ±0.1 | +1.0 | μA | V _{IND} = 0 V or V _{IOVDD} |
| 入力容量 | C _{IND} | - | 2.5 | - | pF | |
| デジタル出力特性 | | | | | | |
| H 出力電圧 1 | V _{OH1} | V _{IOVDD} - 0.20 | V _{IOVDD} - 0.03 | - | V | I _{SOURCE} = 200 μA |
| H 出力電圧 2 | V _{OH2} | - | V _{IOVDD} - 0.1 | - | V | I _{SOURCE} = 1 mA |
| L 出力電圧 1 | V _{OL1} | - | 0.02 | 0.40 | V | I _{SINK} = 200 μA |
| L 出力電圧 2 | V _{OL2} | - | 0.1 | - | V | I _{SINK} = 1 mA |
| High-Z 出力時リーク電流 | I _{OZ} | -10.0 | ±0.1 | +10.0 | μA | V _{OZ} = 0 V or V _{DD} |
| High-Z 出力時出力容量 | C _{OUT} | - | 2 | - | pF | |
| 消費電流 | | | | | | |
| 動作消費電流 1 | I _{A1} | - | 1.8 | 2.7 | mA | V _{DD} = V _{IOVDD} = 5.25 V, f _S = 1 MSPS |
| 動作消費電流 2 | I _{A2} | - | 1.1 | 1.5 | mA | V _{DD} = V _{IOVDD} = 3.6 V, f _S = 1 MSPS |
| 静止時消費電流 1 | I _{S1} | - | 0.5 | - | μA | V _{DD} = V _{IOVDD} = 5.25 V, SCK off |
| 静止時消費電流 2 | I _{S2} | - | 0.3 | - | μA | V _{DD} = V _{IOVDD} = 3.6 V, SCK off |


タイミング特性

指定のない限り Ta = -40 °C ~ +125 °C (標準 : Ta = 25 °C), V_{DD} = 2.7 V ~ 5.25 V, V_{IOVDD} = 1.65 V ~ 5.25 V, f_{SCK} = 20 MHz, C_L = 25 pF

| 項目 | 記号 | 最小 | 標準 | 最大 | 単位 | 条件 |
|-----------------|--------------------|------------------------|----|----|-----|---------------------------------------|
| 変換時間 | t _{CONV} | - | 16 | - | SCK | |
| CSB パルス幅 | t ₁ | 10 | - | - | ns | |
| CSB セットアップ時間 | t ₂ | 10 | - | - | ns | |
| SDO イネーブル時間 | t ₃ | - | - | 20 | ns | |
| SDO アクセス時間 1 | t ₄ | - | - | 40 | ns | V _{IOVDD} = 1.65 V ~ 3.6 V |
| SDO アクセス時間 2 | t ₄ | - | - | 20 | ns | V _{IOVDD} = 4.75 V ~ 5.25 V |
| SCK 'L' パルス幅 | t ₅ | 0.4 x t _{SCK} | - | - | ns | t _{SCK} = 1/f _{SCK} |
| SCK 'H' パルス幅 | t ₆ | 0.4 x t _{SCK} | - | - | ns | t _{SCK} = 1/f _{SCK} |
| SDO ディスエーブル時間 1 | t ₇ | - | - | 25 | ns | V _{IOVDD} = 1.65 V ~ 3.6 V |
| SDO ディスエーブル時間 2 | t ₇ | - | - | 25 | ns | V _{IOVDD} = 4.75 V ~ 5.25 V |
| SDI セットアップ時間 | t ₈ | 10 | - | - | ns | |
| SDI ホールド時間 | t ₉ | 10 | - | - | ns | |
| パワーアップ時間 | t _{POWUP} | - | 15 | - | μs | |



(a) CSB の立ち下がり時に SCK が High の場合



(b) CSB の立ち下がり時に SCK が Low の場合

Figure 1. シリアルインタフェースタイミング図

用語の定義

アキュジション時間 (ACQUISITION TIME) :

充電開始から、サンプリングキャパシタの電圧が入力電圧と等しくなるまでの時間です。

アパーチャディレイ (APERTURE DELAY) :

SCK の 4 番目の立ち下がりによりサンプリングキャパシタが外部と切り離されてから、入力電圧がホールドされるまでの時間です。

アパーチャジッタ (APERTURE JITTER) :

サンプルとサンプルの間のアパーチャディレイのばらつきです。アパーチャジッタは、出力ノイズに影響します。

積分非直線性 (INL) :

ゼロスケール(最初のコード遷移の 0.5 LSB 下)からフルスケール(最後のコード遷移の 0.5 LSB 上)まで引いた直線からそれぞれ個々のコードとの偏差として表します。この直線から任意のコードとの偏差は、各コード値の中央から測定します。

微分非直線性 (DNL) :

1 LSB の理想ステップからの最大偏差です。

オフセット誤差 (OE) :

コード(000...000)からコード(000...001)の最初の遷移と、0.5 LSB の理想値との偏差です。

フルスケール誤差 (FSE) :

コード(111...110)からコード(111...111)の最後の遷移と、 V_{DD} -1.5 LSB の理想値との偏差です。

ゲイン誤差 (GE) :

フルスケール誤差とオフセット誤差との差です。

高調波歪み (THD) :

出力における先頭 5 つの高調波成分の RMS の合計と、出力に現れる入力信号周波数の RMS レベルとの比。単位は dB または dBc。全高調波歪み THD は次式から算出します。

$$THD = 20 \cdot \log_{10} \sqrt{\frac{A_{f2}^2 + \dots + A_{f6}^2}{A_{f1}^2}}$$

A_{f1} は出力における入力周波数の RMS パワー、 A_{f2} から A_{f6} は先頭の 5 個の高調波の RMS パワーです。

信号対(ノイズ+歪み)比 (SINAD) :

サンプリング周波数の 1/2 以下の周波数において、歪みは含め、DC 成分を除いたその他すべてのスペクトラム成分の実効値に対する入力信号の実効値の比です。単位は dB。

有効ビット数 (ENOB) :

信号対(ノイズ+歪み)比の別の規定方法。ENOB は $(SINAD - 1.76) / 6.02$ として定義され、このビット数を完全に満たす A/D コンバータと等価であることを意味します。

信号対ノイズ比 (SNR) :

サンプリング周波数の 1/2 以下の周波数において、歪みと DC 成分を除いたその他すべてのスペクトラム成分の実効値に対する入力信号の実効値の比です。単位は dB。

スプリアス・フリー・ダイナミック・レンジ (SFDR) :

入力信号の実効値に対するピーク・スプリアス・スペクトラム成分の実効値との差で、単位は dB。(ここで言うピーク・スプリアス・スペクトラム成分は、出力スペクトラムに現れる任意のスプリアス信号で、入力に現れるものではありません。)

変換時間 (CONVERSION TIME) :

A/D コンバータが入力信号をデジタル値に変換するために必要な時間。

特性データ

(参考データ)

指定のない限り Ta = 25 °C




Figure 2. Differential Non-linearity vs OUTPUT CODE
($V_{IOVDD} = V_{DD} = 3\text{ V}$, $f_{SCK} = 10\text{ MHz}$, $f_s = 500\text{ kSPS}$)




Figure 3. Integral Non-linearity vs OUTPUT CODE
($V_{IOVDD} = V_{DD} = 3\text{ V}$, $f_{SCK} = 10\text{ MHz}$, $f_s = 500\text{ kSPS}$)




Figure 4. Differential Non-linearity vs OUTPUT CODE
($V_{IOVDD} = V_{DD} = 3\text{ V}$, $f_{SCK} = 20\text{ MHz}$, $f_s = 1\text{ MSPS}$)




Figure 5. Integral Non-linearity vs OUTPUT CODE
($V_{IOVDD} = V_{DD} = 3\text{ V}$, $f_{SCK} = 20\text{ MHz}$, $f_s = 1\text{ MSPS}$)

特性データ — 続き

(参考データ)

指定のない限り $T_a = 25\text{ }^\circ\text{C}$, $f_{IN} = 100\text{ kHz}$




Figure 6. Differential Non-linearity vs Clock Frequency




Figure 7. Integral Non-linearity vs Clock Frequency




Figure 8. Signal to Noise Ratio vs Clock Frequency




Figure 9. Signal to Noise and Distortion Ratio vs Clock Frequency

特性データ — 続き

(参考データ)

指定のない限り $T_a = 25\text{ }^\circ\text{C}$, $f_{IN} = 100\text{ kHz}$




Figure 10. Spurious-free Dynamic Range vs Clock Frequency




Figure 11. Total Harmonic Distortion vs Clock Frequency




Figure 12. Amplitude vs Frequency
($V_{IOVDD} = 3\text{ V}$, $V_{DD} = 5\text{ V}$, $f_{SCK} = 10\text{ MHz}$, $f_s = 500\text{ kSPS}$)




Figure 13. Amplitude vs Frequency
($V_{IOVDD} = 3\text{ V}$, $V_{DD} = 5\text{ V}$, $f_{SCK} = 20\text{ MHz}$, $f_s = 1\text{ MSPS}$)

動作説明

1. A/D 変換動作の概要

本製品は電荷再分配方式 D/A コンバータを用いた逐次比較型 A/D コンバータです。A/D コンバータ回路の概略を Figure 14 と Figure 15 に示します。

Figure 14 にトラックモードの A/D コンバータの状態を示します。スイッチ SW1 は A の位置に接続され、SW2 は閉じられてコンパレータを平衡状態にします。このとき、サンプリングキャパシタは V_{IN} 電圧で充電されます。

Figure 15 にホールドモードのときの A/D コンバータの状態を示します。A/D コンバータは、変換を開始するとき、ホールドモードになります。SW1 は B の位置に切り替わりサンプリングキャパシタをグラウンドに接続します。SW2 はオープンとなり、コンパレータは不平衡状態になります。コントロールロジックは、電荷再分配 D/A コンバータのサンプリングキャパシタを介してコンパレータの入力電圧を制御して、コンパレータを平衡状態に戻すように動作します。コンパレータが再び平衡状態になると、A/D 変換が完了します。また、コントロールロジックは A/D コンバータの出力コードを生成します。




Figure 14. トラックモード




Figure 15. ホールドモード

2. 理想変換特性

Figure 16 に本製品の理想変換特性を示します。コード遷移は、0.5 LSB、1.5 LSB などのように、連続する整数の LSB 値の中間点で起こります。LSB の大きさは $V_{DD} / 4096$ です。また、A/D 変換出力コードのフォーマットはストレートバイナリです。




Figure 16. 理想変換特性

動作説明 — 続き


3. シリアルインタフェース

Figure 17 にシリアルインタフェースタイミングを示します。CSB を Low にすると、A/D 変換処理とデータ転送が開始されます。CSB の立ち下がりエッジで、SDO 出力は High-Z から Low に変化し、その後 SCK の最初の立ち下がりエッジで A/D コンバータはトラックモードになります。A/D コンバータは SCK の 4 番目の立ち下がりエッジでトラックモードからホールドモードへと移ります。この瞬間に、トラックされていた入力信号はサンプルされ、A/D 変換のために保持されます。SDO 出力は、CSB の立ち上がりエッジで High-Z に戻ります。


本製品から A/D 変換データを完全に読み出すには 16 SCK サイクルが必要です。SDO に、まず先頭の 4 つのゼロビットが出力され、その後 12 ビットの A/D 変換データが MSB から順に出力されます。先頭のゼロは CSB の立ち下がりエッジで SDO に出力され、それに続く 3 つのゼロとデータビットは SCK の立ち下がりエッジで SDO に出力されます。データの受け手側は、SDO アクセス時間が経過してから SCK の立ち上がり、または立ち下がりエッジでデータを取り込むようにしてください。

本製品が A/D 変換を正しく行うためには、CSB が Low の間に 16 SCK サイクル以上が必要です。16 SCK サイクルより前に CSB を High に立ち上げて A/D 変換を中断すると、次の A/D 変換が正しく行われなかったことがあります。CSB が Low の間に、必ず SCK の立ち下がりエッジが 16 回以上あるようにしてください。

また、CSB の立ち下がり時は、SCK を High、または Low に固定してください。Figure 17(b)のように CSB の立ち下がり時に SCK を Low とする場合、Figure 17(a)のように SCK を High とする場合に比べてトラックモードへと移るまでの時間が半クロック程度長くなります。



(a) CSB の立ち下がり時に SCK が High の場合



(b) CSB の立ち下がり時に SCK が Low の場合

Figure 17. シリアルインタフェースタイミング

動作説明 — 続き

4. CSB 端子の制御

CSB 端子は、Figure 18 に示すように 2 回目の通信以降 CSB は Low のままでも A/D 変換を行うことが可能です。A/D 変換の休止時にすべての通信完了後 CSB は High にするようにしてください。




Figure 18. 電源投入直後の A/D 変換

5. 入力端子選択

Figure 17 にあるように、CSB が Low になってから 3 回目の SCK のクロックが入力された際の SDI の入力データ ADD0,ADD1,ADD2 に以下のように設定することで、次の通信時に A/D 変換を行う入力端子を選択することができます。電源投入直後は IN0 端子が選択されています。

Table 1. 入力端子選択

| ADD2 | ADD1 | ADD0 | Input Channel |
|------|------|------|---------------|
| 0 | 0 | 0 | IN0 (Default) |
| 0 | 0 | 1 | IN1 |
| 0 | 1 | 0 | IN2 |
| 0 | 1 | 1 | IN3 |
| 1 | 0 | 0 | IN4 |
| 1 | 0 | 1 | IN5 |
| 1 | 1 | 0 | IN6 |
| 1 | 1 | 1 | IN7 |

応用回路例




Figure 19. 応用回路図

Figure 19 の応用回路図では、A/D コンバータ本来の性能を引き出すため、電源端子に定電圧源を接続し、VDD-AGND 端子間と IOVDD-DGND 端子間に高周波用、低周波用の 2 つのバイパスコンデンサを入れています。0.1 μF のセラミック・コンデンサと 1 μF ~ 10 μF のコンデンサを本製品のためのバイパスコンデンサとして使用し、このうち 0.1 μF は本製品の IOVDD、VDD 端子のできるだけ近くに実装してください。

電源 VDD と AGND 電圧が A/D コンバータのリファレンス電圧となっているため、電源変動があると、フルスケール電圧も変動し特性に影響します。できるだけ電圧変動のない電源に接続することを推奨します。

アナログ入力信号源の出カインピーダンスは十分低いことが望めます。アナログ信号の電位とサンプリングキャパシタの保持している電位の差により、ホールドモードからトラックモードに入る瞬間にサンプリングキャパシタの電荷が IN 端子から吐き出され IN 端子の電圧変動が生じる場合があります。その影響がトラックモードからホールドモードに移る瞬間まで残っていた場合、A/D 変換結果に誤差を生じる原因になります。

また、バッファアンプの使用によって出カインピーダンスを低くする場合には、バッファアンプ自体に高速応答性が必要になりますが、IN 入力端子にキャパシタと抵抗を接続することで、バッファアンプの応答が間に合わない瞬時的な電圧変動を低減できます。

入出力等価回路図

(1) アナログ入力端子

アナログ入力端子の等価回路を Figure 20 に示します。ダイオード D_1 と D_2 はアナログ入力の静電破壊保護を目的としています。アナログ入力 $V_{DD}+0.3V$ を上回った場合、または $V_{AGND}-0.3V$ を下回った場合、これらのダイオードに順方向電流が流れ、異常動作や破壊の原因になる可能性があります。Figure 20 のキャパシタ C_1 の代表値は 4 pF で、主にパッケージ容量に起因します。抵抗 R_1 はトラック/ホールド・スイッチの抵抗で、代表値は $500\ \Omega$ です。キャパシタ C_2 は本製品のサンプリングキャパシタで、代表値は 24 pF です。




Figure 20. アナログ入力端子等価回路

(2) デジタル入出力端子

デジタル入力端子(SCK, SDI, CSB)の等価回路を Figure 21 に示します。ダイオード D_1 と D_2 はデジタル入力端子の静電破壊保護を目的としています。デジタル入力電圧範囲は、グランド端子 DGND からデジタル電源端子 IOVDD の範囲になります。

デジタル出力端子(SDO)の等価回路を Figure 22 に示します。出力電圧範囲はグランド端子 DGND からデジタル電源端子 IOVDD の範囲になります。




Figure 21. デジタル入力端子等価回路




Figure 22. デジタル出力端子等価回路

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けられた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 23. モノリシック IC 構造例


11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ、定数を決定してください。

発注形名情報




標印図



外形寸法図と包装・フォーミング仕様


Package Name

SSOP-B16



<包装形態、包装数量、包装方向>

| | |
|------|--|
| 包装形態 | エンボステーピング |
| 包装数量 | 2500pcs |
| 包装方向 | E2 (リールを左手に持ち、右手でテープを引き出したときに、製品の1番ピンが左上にくる方向。) |



改訂履歴

| 日付 | 版 | 変更内容 |
|------------|-----|------|
| 2023.01.19 | 001 | 新規作成 |

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

| 日本 | USA | EU | 中国 |
|-----------|-----------|------------|----|
| CLASS III | CLASS III | CLASS II b | Ⅲ類 |
| CLASS IV | | CLASS III | |

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。