

LVDS インタフェース LSI

# 35bit LVDS レシーバ 5:35 デシリアライザー

**BU90R104**

## ●概要

BU90R104 は、8MHz~112MHz と幅広い動作周波数範囲でピクセルデータを伝送することが可能です。

最大で 5 チャンネルの LVDS シリアル・データストリーム入力を 35bit の LVCMOS レベルの平行データとして出力します。

データを 7 倍速で高速シリアル伝送が可能なためケーブルの本数を 1/3 以下に削減できます。

I/O 電源電圧は 2.3V から 3.6V まで対応しており、様々な用途での使用が可能です。

## ●重要特性

■電源電圧	2.30 to 3.60 V
■動作周波数範囲	8 to 112 MHz
■動作温度範囲	-40 to +85 °C

## ●パッケージ

TQFP64V	12.0mm×12.0mm×1.0mm
---------	---------------------

## ●用途

- フラットパネルディスプレイ
- 監視カメラ、デジタルカメラ
- タブレット

## ●特長

- 5 チャンネルの LVDS シリアル・データストリーム入力を 35bit の LVCMOS レベルの平行データとして出力
- 30bit RGB データ、5bit のタイミングデータとコントロールデータを受信可能
- クロック周波数 8M~112MHz の帯域幅を保証
- コンスマー系ビデオ信号では、480i, 480P, 720P, 1080i 等のフォーマットに対応
- PC 系ビデオ信号では VGA, SVGA, XGA, SXGA 等のフォーマットに対応
- 112MHz 動作時で、データ伝送量は LVDS 1 チャンネル当たり 784Mbps、デバイス当たり 3.92Gbps

- データ出力をクロックの立ち上がり/下がりのどちらかに同期出力させる設定が可能
- 30bit LVDS 送信側には、BU8254KVT を使用することを推奨

## ●ブロック図




図 1. ブロック図

●端子配置図




图 2. 端子配置图(Top View)

## ●端子説明

端子名	Pin No.	I/O	説明
RA+, RA-	50,49	LVDS Input	LVDS の差動シリアルデータ入力端子です。 + : 差動ペアの+側入力です。 - : 差動ペアの-側入力です。
RB+, RB-	52,51	LVDS Input	
RC+, RC-	55,54	LVDS Input	
RD+, RD-	60,59	LVDS Input	
RE+, RE-	62,61	LVDS Input	
RCLK+, RCLK-	57,56	LVDS Input	LVDS の差動クロック入力端子です。
RA6~RA0	40,41,42,43,45,46,47	Output	LVCMOS レベルのデータ出力端子です。
RB6~RB0	32,33,34,35,36,38,39	Output	
RC6~RC0	22,24,25,26,27,28,29	Output	
RD6~RD0	14,15,17,18,19,20,21	Output	
RE6~RE0	6,7,8,10,11,12,13	Output	
RESERVE	2	Input	リザーブ端子です。 通常動作時は Low を入力しなければなりません。
PD	3	Input	内部システムのパワーダウン入力端子です。 High : 通常動作です。 Low : 内部システムがパワーダウン・モードになり、データ出力は Low に固定されます。
OE	4	Input	データ出力ドライバ用のパワーダウン入力端子です。 High : 出力可能です(通常動作)。 Low : 出力不可です (全ての出力端子はハイ・インピーダンスになります)。
R/F	5	Input	出力のクロック同期極性の設定入力端子です。 High : 出力はクロックの立ち上がりに同期出力。 Low : 出力はクロックの立ち下がりに同期出力。
VDD	9,23,37,48	Power	出力ドライバ及び内部デジタルコアの電源です。 通常は 3.3V を入力します。
CLKOUT	31	Output	LVCMOS レベルのクロック出力端子です。
GND	1,16,30,44	Ground	出力ドライバ及び内部デジタルシステムの絶対 GND です。
LVDD	53	Power	内部 LVDS コアの電源です。
LGND	58	Ground	内部 LVDS コアの絶対 GND です。
PVDD	64	Power	内部 PLL コアの電源です。
PGND	63	Ground	内部 PLL コアの絶対 GND です。

## ●機能説明

PD	R/F	OE	データ出力 (Rxn) <sup>(Note1)</sup>	クロック出力
0	0	0	ハイ・インピーダンス	ハイ・インピーダンス
0	0	1	全て Low 固定	Low 固定
0	1	0	ハイ・インピーダンス	ハイ・インピーダンス
0	1	1	全て Low 固定	Low 固定
1	0	0	ハイ・インピーダンス	ハイ・インピーダンス
1	0	1	データ出力	データ出力はクロックの立下りエッジに同期
1	1	0	ハイ・インピーダンス	ハイ・インピーダンス
1	1	1	データ出力	データ出力がクロックの立上りエッジに同期

(Note1): Rxn

x = A,B,C,D,E

n = 0,1,2,3,4,5,6

## ●絶対最大定格

項目	記号	定格		単位
		最小	最大	
電源電圧	$V_{DD}$	-0.3	4.0	V
入力電圧	$V_{IN}$	-0.3	$V_{DD}+0.3$	V
出力電圧	$V_{OUT}$	-0.3	$V_{DD}+0.3$	V
保存温度範囲	Tstg	-55	125	°C

## ●パッケージパワー

パッケージ	許容損失 PD(W)	軽減曲線 <sup>(Note2)</sup> DERATING(W/°C)
TQFP64V	0.7	0.007
	1.0 <sup>(Note3)</sup>	0.01 <sup>(Note3)</sup>

(Note2) 周囲温度  $T_a > 25^{\circ}\text{C}$  時

(Note3) 基板実装時のパッケージパワー

基板サイズ :  $70 \times 70 \times 1.6(\text{mm}^3)$ 

材質 : FR4 ガラエポ基板(銅箔面積 3%以下)

## ●推奨動作条件

項目	記号	定格			単位	条件
		最小	標準	最大		
電源電圧	$V_{DD}$	2.3	3.3	3.6	V	VDD, LVDD, PVDD
許容電源ノイズ	$V_{NOZ}$	-	-	0.1	V	
動作温度範囲	$T_{OPR}$	-40	-	85	°C	クロック周波数 8~90MHz 時
		0	-	70	°C	クロック周波数 90~112MHz 時

## ●DC 特性

表 1. LVCMOS DC 特性 ( $V_{DD}=2.3\sim 3.6V$ ,  $T_a=-40\sim 85^{\circ}C$ )

項目	記号	規格値			単位	条件
		最小	標準	最大		
H レベル入力電圧	$V_{IH}$	$V_{DD} \times 0.8$	-	$V_{DD}$	V	
L レベル入力電圧	$V_{IL}$	0.0	-	$V_{DD} \times 0.2$	V	
H レベル出力電圧	$V_{OH}$	$V_{DD}-0.5$	-	$V_{DD}$	V	$I_{OH}=-4mA$ (data) $I_{OH}=-8mA$ (clock)
L レベル出力電圧	$V_{OL}$	0.0	-	0.4	V	$I_{OL}=4mA$ (data) $I_{OL}=8mA$ (clock)
入力電流	$I_{IN}$	-	-	$\pm 10$	$\mu A$	$0V \leq V_{IN} \leq V_{DD}$

表 2. LVDS レシーバ DC 特性 ( $V_{DD}=2.3\sim 3.6V$ ,  $T_a=-40\sim 85^{\circ}C$ )

項目	記号	規格値			単位	条件
		最小	標準	最大		
差動入力電圧 H レベル スレッショールド	$V_{TH}$	-	-	100	mV	$V_{OC}=1.2V$
差動入力電圧 L レベル スレッショールド	$V_{TL}$	-100	-	-	mV	$V_{OC}=1.2V$
入力電流	$I_{INL}$	-	-	$\pm 25$	$\mu A$	$V_{IN}=2.4V / 0V$ $V_{DD}=3.6V$
差動入力コモンモード電圧	$V_{OC}$	0.8	1.2	1.6	V	$V_{ID}=200mV$
差動入力振幅電圧	$ V_{ID} $	100		600	mV	




図 3. LVDS レシーバ DC 特性

## ●消費電流

項目	記号	規格値		単位	条件	
		標準	最大			
レシーバ消費電流 (グレースケール・パターン)	$I_{RCCG}$	52	-	mA	$f_{CLKOUT}=90\text{MHz}$	$C_L=8\text{pF}$ , $V_{DD}=3.3\text{V}$
レシーバ消費電流 (ワーストケース・パターン)	$I_{RCCW}$	95	-	mA	$f_{CLKOUT}=90\text{MHz}$	$C_L=8\text{pF}$ , $V_{DD}=3.3\text{V}$
パワーダウン時消費電流	$I_{RCCS}$	-	10	$\mu\text{A}$	$\text{PD}=\text{L}$ , $\text{OE}=\text{L}$	

## グレースケール・パターン




図 4. グレースケール・パターン

## ワーストケース・パターン(消費電流が最大となるパターン)




図 5. ワーストケース・パターン



## ●AC 特性

表 3. スイッチング特性( $V_{DD}=2.3\sim3.6V$ ,  $T_a=-40\sim85^{\circ}C$ )

項目	記号	規格値			単位
		最小	標準	最大	
CLKOUT (出カクロック)周期	$t_{RCP}$	8.93	-	125	ns
CLKOUT(出カクロック)"H"タイム	$t_{RCH}$	-	$0.5t_{RCP}-1.0$	-	ns
CLKOUT(出カクロック)"L"タイム	$t_{RCL}$	-	$0.5t_{RCP}-1.0$	-	ns
クロック・LVCMOS データ出力セットアップタイム	$t_{RS}$	$0.5t_{RCP}-1.4$	-	-	ns
クロック・LVCMOS データ出力ホールドタイム	$t_{RH}$	$0.23t_{RCP}-1.0$	-	-	ns
LVCMOS データ出力 立上り時間	$t_{TLH}$	-	1.0	2.0	ns
LVCMOS データ出力 立下り時間	$t_{THL}$	-	1.0	2.0	ns
差動入力データの入力時間 0	$t_{RIP1}$	-0.25	0.0	+0.25	ns
差動入力データの入力時間 1	$t_{RIP0}$	$\frac{t_{RCIP}}{7}-0.25$	$\frac{t_{RCIP}}{7}$	$\frac{t_{RCIP}}{7}+0.25$	ns
差動入力データの入力時間 2	$t_{RIP6}$	$2\frac{t_{RCIP}}{7}-0.25$	$2\frac{t_{RCIP}}{7}$	$2\frac{t_{RCIP}}{7}+0.25$	ns
差動入力データの入力時間 3	$t_{RIP5}$	$3\frac{t_{RCIP}}{7}-0.25$	$3\frac{t_{RCIP}}{7}$	$3\frac{t_{RCIP}}{7}+0.25$	ns
差動入力データの入力時間 4	$t_{RIP4}$	$4\frac{t_{RCIP}}{7}-0.25$	$4\frac{t_{RCIP}}{7}$	$4\frac{t_{RCIP}}{7}+0.25$	ns
差動入力データの入力時間 5	$t_{RIP3}$	$5\frac{t_{RCIP}}{7}-0.25$	$5\frac{t_{RCIP}}{7}$	$5\frac{t_{RCIP}}{7}+0.25$	ns
差動入力データの入力時間 6	$t_{RIP2}$	$6\frac{t_{RCIP}}{7}-0.25$	$6\frac{t_{RCIP}}{7}$	$6\frac{t_{RCIP}}{7}+0.25$	ns
位相ロックループのセット時間	$t_{RPLL}$	-	-	10.0	ms
入カクロック周期	$t_{RCIP}$	8.93	-	125	ns

## ●AC タイミング

## ■LVCMOS




図 6. LVCMOS 出力タイミング

## ■位相ロックループのセット時間




図 7. 位相ロックループ・セット時間

●LVDS データ・クロック入力タイミング




図 8. LVDS データ・クロック入力タイミング

●LVDS データ・クロック入力と LVCMOS 出力タイミング




図 9. LVDS データ・クロック入力と LVCMOS 出力タイミング

## ●パワーオンリセットについて

本製品はパワーオンリセットを必須とはしません。  
(パワーオンリセットを使用しない場合、PD = High に設定してください)





図 10. Power On Reset を使用しない場合の PD 端子処理

ただし、確実なロジック初期化のためには Power on Reset を推奨します。  
その場合、考えられる方法として以下の2つが挙げられます。

- ① CR の時定数を用いる。
- ② 専用の外付け IC を用いる。

いずれにしてもアプリケーション全体を考慮しながら十分な検討をしていただきますようお願い致します。



コンデンサの温特にはくれぐれも注意願います

B 特性セラミックや機能性高分子アルミ電解を推奨します。

左の時定数で  $t_d$  はおよそ 20ms となります。

図 11. CR 時定数を用いた Power On Reset




図 12. 専用の IC を用いた Power On Reset


## ●応用回路例

## 10bit LVCMOS Level 入力, LVCMOS レベル出力時

例:

BU8254KVT : LVCMOS レベル入力/立ち下がりラッチ/LVDS 350mV 出力

BU90R104 : LVCMOS レベル出力/立ち下がり同期出力



(Note4) 推奨部品

F.Bead : BLM18A-シリーズ (株式会社 村田製作所)

(Note5) RS pin=VDD の場合 LVDS のスイング幅は 350mV です。

RS pin=GND の場合 LVDS のスイング幅は 200mV です。

図 13. 応用回路例 (10bit LVCMOS Level 入力, LVCMOS レベル出力時)

## ●未使用の差動入力端子に関して

もし未使用の差動入力端子がある場合、入力は+/-端子とも GND に接続してください。

その場合、LVCMOS 出力としては High が出力されます。


## ●応用回路例(続き)

10bit 小振幅入力,LVCMOS レベル出力時

例:

BU8254KVT : LVCMOS レベル 入力/立ち下がりでラッチ/LVDS 350mV 出力

BU90R104 : LVCMOS レベル 出力/立ち下がり同期出力



(Note6) 推奨部品

F.Bead : BLM18A-シリーズ (株式会社 村田製作所)

(Note7) RS ピンに入力信号の半分の電圧を入力したい場合、RS ピンの近くにバイパスコンデンサーを置くことを推奨します。

例 1.8V スイングの信号を入力したい場合:(R1,R2)=(15kΩ,5.6kΩ)




図 14. 応用回路例 (10bit 小振幅入力,LVCMOS レベル出力時)

## ●この文書の扱いについて

この文書の日本語版が、正式な仕様書です。この文書の翻訳版は、正式な仕様書を読むための参考として下さい。  
 なお、相違が生じた場合は、正式な仕様書を優先してください。

**•使用上の注意**

1)本製品は、耐放射線設計はしておりません。

2)本製品は、特定の機器・装置用として特別に設計された専用品としてみなされるため、その機器・装置が外為法に定める規制貨物に該当するか否かを判断していただく必要があります。



●発注形名セレクション

B	U
---	---

ローム形名

9	0	R	1	0	4
---	---	---	---	---	---


品番  
90R104

パッケージ  
TQFP64V


-	E	2
---	---	---

包装、フォーミング仕様  
E2: リール状エンボステーピング

●標印図



外形寸法図と包装・フォーミング仕様



# ご注意

## ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器<sup>(Note 1)</sup>、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
  - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
  - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
  - ①水・油・薬液・有機溶剤等の液体中でのご使用
  - ②直射日光・屋外暴露、塵埃中でのご使用
  - ③潮風、Cl<sub>2</sub>、H<sub>2</sub>S、NH<sub>3</sub>、SO<sub>2</sub>、NO<sub>2</sub> 等の腐食性ガスの多い場所でのご使用
  - ④静電気や電磁波の強い環境でのご使用
  - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
  - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
  - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
  - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

## 実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

## **応用回路、外付け回路等に関する注意事項**

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

## **静電気に対する注意事項**

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

## **保管・運搬上の注意事項**

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
  - ①潮風、Cl<sub>2</sub>、H<sub>2</sub>S、NH<sub>3</sub>、SO<sub>2</sub>、NO<sub>2</sub>等の腐食性ガスの多い場所での保管
  - ②推奨温度、湿度以外での保管
  - ③直射日光や結露する場所での保管
  - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

## **製品ラベルに関する注意事項**

本製品に貼付されている製品ラベルに QR コードが印字されていますが、QR コードはロームの社内管理のみを目的としたものです。

## **製品廃棄上の注意事項**

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

## **外国為替及び外国貿易法に関する注意事項**

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

## **知的財産権に関する注意事項**

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ロームは一切その責任を負いません。
2. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

## **その他の注意事項**

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

**一般的な注意事項**

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。