

シリアル EEPROM シリーズ 汎用 EEPROM

WLCSP EEPROM

BU9844GUL-W (16Kbit)

概要

I²C BUS インタフェース方式の 16kbit シリアル EEPROM、WL-CSP 版で電源電圧 1.7V、動作周波数 max 400kHz 対応です。

特長

- 世界標準の I²C BUS に完全準拠。シリアルクロック(SCL)とシリアルデータ(SDA)の 2 つのポートで、すべての制御が可能
- EEPROM 以外のデバイスも同じポートに接続するのでマイコンのポートが節約可能
- 400kHz のクロックで動作可能(1.7V~5.5V)
- 1.7V~5.5V 単一電源動作でバッテリーユースにも最適
- ページライトモード最大 16Byte
- ビット形式 2048×8
- データ書き換え時の自動消去、自動終了機能
- 低消費電流である
 - ライト動作時(5V 時) : 1.2mA (Typ.)
 - リード動作時(5V 時) : 0.2mA (Typ.)
 - 待機時(5V 時) : 0.1μA (Typ.)
- 誤書き込み防止機能
 - WP(ライトプロテクト)機能付き
 - 低電源電圧時の書き込み禁止
- 1,000,000 回のデータ書き換えが可能
- 40 年間データ保持可能
- SCL・SDA 端子にノイズフィルタ内蔵
- 出荷時データ全アドレス FFh

パッケージ W(Typ.) x D(Typ.) x H(Max.)
VCSP50L1:1.60mm x 1.84mm x 0.6mm

絶対最大定格(Ta=25°C)

項目	記号	定格	単位	備考
印加電圧	V _{CC}	-0.3~+6.5	V	
許容損失	P _d	0.22	W	Ta=25°C 以上で使用する場合は、1°Cにつき 2.2mW を感じる。
保存温度範囲	T _{stg}	-65~+125	°C	
動作温度範囲	T _{opr}	-40~+85	°C	
各端子電圧	-	-0.3~V _{CC} +1.0	V	

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

メモリセル特性(Ta=25°C、V_{CC}=1.7V~5.5V)

項目	規格値			単位
	最小	標準	最大	
データ書き換え回数 (Note1)	1,000,000	-	-	回
データ保持年数 (Note1)	40	-	-	年

(Note1) Not 100% TESTED

推奨動作条件

項目	記号	定格	単位
電源電圧	V _{CC}	1.7~5.5	V
入力電圧	V _{in}	0~V _{CC}	

電気的特性

(特に指定のない限り、Ta=-40~+85°C、V_{CC}=1.7~5.5V)

項目	記号	規格値			単位	条件
		最小	標準	最大		
“H”入力電圧 1	V _{IH1}	0.7V _{CC}	-	-	V	2.5V≤V _{CC} ≤5.5V
“L”入力電圧 1	V _{IL1}	-	-	0.3V _{CC}	V	2.5V≤V _{CC} ≤5.5V
“H”入力電圧 2	V _{IH2}	0.9V _{CC}	-	-	V	1.7V≤V _{CC} <2.5V
“L”入力電圧 2	V _{IL2}	-	-	0.1V _{CC}	V	1.7V≤V _{CC} <2.5V
“L”出力電圧 1	V _{OL1}	-	-	0.3	V	I _{OL} =3.0mA、2.5V≤V _{CC} ≤5.5V、(SDA)
“L”出力電圧 2	V _{OL2}	-	-	0.2	V	I _{OL} =1.5mA、1.7V≤V _{CC} <2.5V、(SDA)
入力リーク電流	I _{LI}	-1	-	1	μA	V _{IN} =0V~V _{CC}
出力リーク電流	I _{LO}	-1	-	1	μA	V _{OUT} =0V~V _{CC} (SDA)
動作時消費電流	I _{CC1}	-	-	2.0	mA	V _{CC} =5.5V、f _{SCL} =400kHz、t _{WR} =5ms、 バイトライト、ページライト
	I _{CC2}	-	-	0.5	mA	V _{CC} =5.5V、f _{SCL} =400kHz ランダムリード、カレントリード、 シーケンシャルリード
スタンバイ電流	I _{SB}	-	-	2.0	μA	V _{CC} =5.5V、SDA・SCL=V _{CC} 、 A2=GND、WP=GND

動作タイミング特性(特に指定のない限り、 $T_a = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ 、 $V_{CC} = 1.7\text{V} \sim 5.5\text{V}$)

項目	記号	FAST-MODE $2.5\text{V} \leq V_{CC} \leq 5.5\text{V}$			STANDARD-MODE $1.7\text{V} \leq V_{CC} \leq 5.5\text{V}$			単位
		最小	標準	最大	最小	標準	最大	
SCL 周波数	f_{SCL}	-	-	400	-	-	100	kHz
データクロック"HIGH"時間	t_{HIGH}	0.6	-	-	4.0	-	-	μs
データクロック"LOW"時間	t_{LOW}	1.2	-	-	4.7	-	-	μs
SDA・SCLの立ち上がり時間 (Note1)	t_R	-	-	0.3	-	-	1.0	μs
SDA・SCLの立ち下がり時間 (Note1)	t_F	-	-	0.3	-	-	0.3	μs
スタートコンディションホールド時間	$t_{HD:STA}$	0.6	-	-	4.0	-	-	μs
スタートコンディションセットアップ時間	$t_{SU:STA}$	0.6	-	-	4.7	-	-	μs
入力データホールド時間	$t_{HD:DAT}$	0	-	-	0	-	-	ns
入力データセットアップ時間	$t_{SU:DAT}$	100	-	-	250	-	-	ns
出力データ遅延時間	t_{PD}	0.1	-	0.9	0.2	-	3.5	μs
出力データホールド時間	t_{DH}	0.1	-	-	0.2	-	-	μs
ストップコンディションセットアップ時間	$t_{SU:STO}$	0.6	-	-	4.7	-	-	μs
転送開始前バス開放時間	t_{BUF}	1.2	-	-	4.7	-	-	μs
内部書き込みサイクル時間	t_{WR}	-	-	5	-	-	5	ms
ノイズ除去有効期間(SCL・SDA端子)	t_i	-	-	0.1	-	-	0.1	μs
WPホールド時間	$t_{HD:WP}$	0	-	-	0	-	-	ns
WPセットアップ時間	$t_{SU:WP}$	0.1	-	-	0.1	-	-	μs
WP有効時間	$t_{HIGH:WP}$	1.0	-	-	1.0	-	-	μs

(Note1) Not 100% tested.

同期データ入出力タイミング




Figure 1(a) 同期データ入出力タイミング




Figure 1(b) スタート・ストップビットタイミング




Figure 1(c) ライトサイクルタイミング




Figure 1(d) ライト実行時 WP タイミング





Figure 1(e) ライトキャンセル時 WP タイミング


○ライト実行時には最初の DATA(1)の DO 取り込みクロック立ち上がりから、 t_{WR} までの区間で WP="LOW"としてください。その区間で WP を "HIGH" とすることで、ライトをキャンセルできます。

○ t_{WR} の間に WP="HIGH"とした場合、書き込みを強制的に終了させるため、アクセス中のアドレスのデータは保証されませんので再度書き込みをしてください。

ブロック図



端子配置図



端子説明

Land No.	端子名	入出力	機能
A1	V _{CC}	—	電源を接続してください。
A2	A2	入力	使用しません。V _{CC} またはGNDに接続してください。
B1	WP	入力	ライトプロテクト端子。
B2	GND	入力	全入出力の基準端子。
C1	SCL	入力	シリアルクロック入力。
C2	SDA ^(Note1)	入出力	スレーブ及びワードアドレス、シリアルデータ入力、シリアルデータ出力。

(Note1) SDA 端子は Nch オープンドレインの出力ですので外部にプルアップ抵抗を付加して使用してください。

特性データ(参考データ)

(以下の特性データは Typ.値です。)




Figure 2. H input voltage VIH1、2、3 (A2、SCL、SDA、WP)




Figure 3. L input voltage VIL1、2、3 (A2、SCL、SDA、WP)




Figure 4. L output voltage VOL2-IOL2 (Vcc=1.7V)




Figure 5. L input voltage VOL1-IOL1 (Vcc=2.5V)

特性データ(参考データ) - 続き




Figure 6. Input leak current I_i (A2, SCL, WP)




Figure 7. Output leak current I_{Lo} (SDA)




Figure 8. Consumption current at write action I_{cc1} (f_{SCL}=400kHz)




Figure 9. Consumption current at write action I_{cc2} (f_{SCL}=400kHz)

特性データ(参考データ) - 続き




Figure 10. Standby current I_{SB}




Figure 11. SCL frequency f_{SCL}




Figure 12. Data clock "H" time t_{HIGH}




Figure 13. Data clock "L" time t_{LOW}

特性データ(参考データ) - 続き




Figure 14. Start condition hold time
tHD:STA




Figure 15. Start condition setup time
tSU:STA




Figure 16. Input data hold time
tHD:DAT




Figure 17. Input data setup time
tSU:DAT

特性データ(参考データ) - 続き




Figure 18. Output data delay time tPD0




Figure 19. Output data delay time tPD1




Figure 20. Output data hold time tDH1




Figure 21. Stop condition setup time tSU:STO

特性データ(参考データ) - 続き




Figure 22. Bus release time before transfer start tBUF




Figure 23. Internal write cycle time tWR




Figure 24. Noise removal time tI (SCL H)




Figure 25. Noise removal time tI (SCL L)

特性データ(参考データ) - 続き




Figure 26. Noise removal time t_l (SDA H)




Figure 27. Noise removal time t_l (SDA L)




Figure 28. WP setup time $t_{SU:WP}$




Figure 29. WP valid time $t_{HIGH:WP}$

I²C BUS の通信

1. I²C BUS のデータ通信

I²C BUS のデータ通信はスタートコンディション入力が始まり、ストップコンディション入力で終了します。データは必ず 8 ビット長になり、各バイトの後には必ずアクノリッジが必要になります。I²C BUS はシリアルデータ (SDA) とシリアルクロック (SCL) の 2 本の通信線によってバスに接続された複数のデバイス間でデータ伝達を行います。このデバイスには、クロックを生成し、通信開始・終了を制御する「マスター」と各デバイス固有に持つアドレスによって制御される「スレーブ」があります。EEPROM は、「スレーブ」になります。また、データ通信中にバスにデータ出力を行うデバイスを「トランスミッタ」、受信するデバイスを「レシーバ」と呼びます。




Figure 30. データ転送タイミング

2. スタートコンディション(スタートビットの認識)

- (1) 各々の命令を実行する前に、SCL が "HIGH" となっている時に、SDA が "HIGH" から "LOW" へ立ち下がるようなスタートコンディション(スタートビット)となっていることが必要です。
- (2) この IC は、常に SDA 及び SCL ラインがスタートコンディション(スタートビット)となっているかどうか検出していますので、この条件を満たさない限り、どのような命令も実行致しません。

3. ストップコンディション(ストップビットの認識)

- (1) 各々の命令を終了するには、ストップコンディション(ストップビット)、即ち SCL が "HIGH" となっている時に、SDA が "LOW" から "HIGH" に立ち上がることによって、各々の命令を終了することができます。

4. アクノリッジ(ACK)信号

- (1) このアクノリッジ信号(ACK 信号)は、データ転送が正常に行われたかどうかを示すためのソフトウェアの取り決めです。マスターでもスレーブでも、トランスミッタ(送信)側のデバイス(書き込み命令、読み出し命令のスレーブアドレス入力時は、 μ -COM、読み出し命令のデータ出力時は、この IC)は、8 ビットのデータの出力後にバスを開放するようになっています。
- (2) レシーバ(受信)側のデバイス(書き込み命令、読み出し命令のスレーブアドレス入力時は、この IC、読み出し命令のデータ出力時は、 μ -COM)では、9 クロックサイクルの期間中、SDA を "LOW" とし、8 ビットデータを受信したというアクノリッジ信号(ACK 信号)を出力します。
- (3) この IC は、スタートコンディションとスレーブアドレス(8 ビット)を認識した後、アクノリッジ信号(ACK 信号) "LOW" を出力します。
- (4) 各々のライト動作は、各々の 8 ビットデータ(ワードアドレス及びライトデータ)受信毎に、アクノリッジ信号(ACK 信号) "LOW" を出力します。
- (5) 各々のリード動作は、8 ビットデータ(リードデータ)を出力し、アクノリッジ信号(ACK 信号) "LOW" を検出します。
- (6) アクノリッジ信号(ACK 信号)が検出され、且つマスター(μ -COM)側からストップコンディションが送られて来ない場合には、この IC はデータの出力を継続します。アクノリッジ信号(ACK 信号)が検出されない場合には、この IC はデータ転送を中断し、ストップコンディション(ストップビット)を認識して、リード動作を終了します。そして、この IC は待機状態に入ります。

5. デバイスのアドレッシング

- (1) マスターから、スタートコンディションに続けてスレーブアドレスを出力してください。
- (2) スレーブアドレスの上位 4 ビットは、デバイスタイプを識別するために使用されます。この IC の、デバイスコードは固定されており、"1010" となっております。
- (3) この次の P2, P1, P0 はワードアドレスとなり、スレーブアドレス後の WA0~7 と合わせ、計 11bit (2048byte) のアドレスを指定することができます。
- (4) スレーブアドレスの最下位ビット ($\overline{R/W}$ --- READ/ WRITE) は、書き込みまたは読み出しの動作指定に使用され、下記のようになります。

$\overline{R/W}$ を 0 に設定 -----書き込み(ランダムリードのワードアドレス設定も、0 を設定)

$\overline{R/W}$ を 1 に設定-----読み出し

機種	スレーブアドレス	最大バス 接続数
BU9844GUL-W	1 0 1 0 P2 P1 P0 $\overline{R/W}$	1

P0~P2 はページセレクトビットでワードアドレスの上位 3bit となります。

コマンド

1. ライトサイクル

(1)任意の DATA を EEPROM に書き込みます。1 バイトだけ書き込む場合バイトライトを通常使用しますが、2 バイト以上の連続 DATA を書き込む場合はページライトサイクルで同時に書き込みが可能です。




Figure 31. バイトライト サイクル




Figure 32. ページライト サイクル

- (2)ワードアドレス(n 番地)で指定されたアドレスにデータを書き込みます。
- (3)8 ビットのデータ入力後、ストップビットを発行することによって、メモリセル内部への書き込みを開始します。
- (4)内部書き込みが開始されると、tWR(最大 5 ms)の間コマンドを受け付けません。
- (5)ページライトサイクルにより、一括で書き込みが可能です。また最大バイト数以上の DATA を送りますと 1 バイト目の DATA から上書きされることとなります。(Page 14 の「内部アドレスのインクリメントについて」を参照。)
- (6)ページライト命令は、スレーブアドレスのページセレクトビット(PS)を任意に指定した後、2 バイト以上の DATA 入力 を続けると、下位 4 ビットは内部でアドレスがインクリメントされ、最大 16 バイトの DATA を書き込むことが可能です。

注)




Figure 33. スレーブアドレス

2. ライトサイクル連続入力時の注意点




Figure 34. ページライトサイクル




Figure 35. スレーブアドレス

3. ページライトサイクルの注意点


ページライト数一覧

ページ数	16Byte
品番	BU9844GUL-W

最大バイト数です。
これ以下なら何 Byte でも書き込み可能です。

1 ページ=16Byte ですがページライトサイクルの書き込み時間は、16Byte 一括書き込みで 5ms Max.です。
5ms Max 16Byte=80ms(Max.)にはなりません。

○内部アドレスのインクリメントについて
ページライトモード



例えばアドレス 0Eh から始めた場合
0Eh→0Fh→00h→01h・・・
とインクリメントされるのでご注意ください。
※0Eh・・・16進法で 0E というので
00001110 が 2 進数になります。

4. ライトプロテクト端子(WP)について

(1)ライトプロテクト機能(WP)

WP 端子を Vcc(H レベル)にすると、全アドレスのデータ書き換えを禁止します。GND(L レベル)にすると全アドレスのデータ書き換えが可能になります。この端子は Vcc または GND に必ず接続するか、H レベルもしくは L レベルにコントロールしてください。オープンでは使用しないでください。電源オン/オフ時などの超低電圧時に WP 端子を "H" にすることで、誤書き込みを防止することができます。tWR の区間、WP 端子は常に "L" にしてください。"H" にするとライトが強制終了されます。

コマンド

1. リードサイクル

EEPROM のデータを読み出します。リードサイクルにはランダムリードサイクルとカレントリードサイクルがあります。ランダムリードサイクルはアドレスを指定して、データを読み出すコマンドで一般的に使用されます。カレントリードサイクルはアドレスを指定せず、内部アドレスレジスタのデータを読み出すコマンドで、ライトサイクル後すぐにペリファイする場合に使用されます。どちらのリードサイクルもシーケンシャルリードサイクルが可能で、引き続き次のアドレスのデータを読み出すことが可能です。




Figure 36. ランダムリードサイクル




Figure 37. カレントリードサイクル




Figure 38. シーケンシャルリードサイクル

- (1)ランダムリードサイクルは、指定したワードアドレスのデータを読み出すことができます。
- (2)カレントリードサイクルの直前の命令がランダムリードサイクル、カレントリードサイクル(それぞれシーケンシャルリードサイクルを含む)の場合は、最終読み出しアドレス(n)番地をインクリメントしたアドレス(n+1)番地のデータが出力されます。
- (3)D0 後の ACK 信号"LOW"が検出され、且つマスター(μ-COM)側からストップコンディションが送られて来ない場合、次のワードアドレスのデータを引き続き読み出すことができます。
- (4)リードサイクルの終了は、D0 後の ACK 信号に"H"を入力し SCL 信号"H"で SDA 信号を立ち上げるストップコンディションによって終了されます。
- (5)D0 後の ACK 信号に"H"を入力せずに"L"を入力するとシーケンシャルリードになり、次のデータが出力されてしまいます。したがって、リードコマンドサイクルは終了できません。リードコマンドサイクルを終了する場合は必ず、D0 後の ACK 信号に"H"を入力し、SCL 信号"H"で SDA を立ち上げるストップコンディションを入力してください。
- (6)シーケンシャルリードの終了は、任意の D0 後の ACK 信号に"H"を入力し SCL 信号"H"で SDA を立ち上げるストップコンディションによって終了されます。




Figure 39. スレーブアドレス

ソフトウェアリセットについて

ソフトウェアリセットは、電源の立ち上がり後の誤動作を回避するために使用する場合は、コマンド入力中にリセットをかける必要のある場合等に実行してください。ソフトウェアリセットは数種類ありますが、ここでは3種類の例を下図に示します(Figure 40(a)、Figure 40(b)、Figure 40(c)参照)。ダミークロック入力区間では SDA バスを解放(プルアップによる"H")としてください。ダミークロック区間では EEPROM より ACK 出力やリードデータ"0"(ともに"L"レベル)が出力されることが考えられますので強制的に"H"を入力されますと、出力がコンフリクトし過電流が流れ、システム電源の瞬停や場合によってはデバイスへの影響が考えられます。




Figure 40-(a) ダミークロック+START+START+コマンド入力の場合




Figure 40-(b) START+9 ダミークロック+START+コマンド入力の場合




Figure 40-(c) START×9+コマンド入力の場合

※通常のコマンドは START 入力から始めてください。

アクノリッジポーリングについて

内部書き込み実行中は、すべての入力コマンドを無視するために ACK を返しません。ライトサイクル入力後の内部自動書き込み実行中に次のコマンド(スレーブアドレス)を送り、最初の ACK 信号が"L"を返してきたら書き込み動作の終了を、"H"であれば書き込み中を意味します。アクノリッジポーリングを用いることで $t_{WR}=5ms$ を待たずに、次のコマンドを実行することができます。連続して書き込みを行う場合は、 $R/\bar{W}=0$ 、書き込み後カレントリードを行う場合は、 $R/\bar{W}=1$ としたスレーブアドレスを送り、ACK 信号が"L"を返してきたら、それぞれワードアドレス入力やデータ出力などを続けて実行してください。




Figure 41. アクノリッジポーリングで連続して書き込みを行う場合

WP 有効タイミング(ライトキャンセル)について

WP は通常、"H" or "L" に固定して使用されますが、WP をコントロールしてライトサイクルのキャンセル等に使用する場合、下記の WP 有効タイミングに注意して使用してください。ライトサイクル実行中にキャンセル有効区内で、WP="H" とするとライトサイクルをキャンセルすることができます。バイトライトサイクル、ページライトサイクルのどちらもコマンドの最初のスタートコンディションからワードアドレス、そしてデータ(ページライトサイクルでは最初の 1 バイト目のデータ)の D0 を取り込むクロックの立ち上がり前までの区間がキャンセル無効区間です。この間の WP 入力は Don't Care となります。D0 取り込みの SCL の立ち上がりに対するセットアップ時間は 100ns 以上にしてください。D0 を取り込む SCL の立ち下がりから内部自動書き込み(tWR)が終了するまでの間がキャンセル有効区間となります。また、tWR の間に WP="H" とした場合、書き込みを強制的に終了させるため、アクセス中のアドレスのデータは保証されませんので再度書き込みをしてください(Figure 42.参照)。WP による強制終了実行後は、待機状態となりますので、tWR(5msMax.)を待つ必要はありません。




Figure 42. WP 有効タイミング

スタートコンディション、ストップコンディションによるコマンドキャンセルについて

コマンド入力途中で、スタートコンディション、ストップコンディションを続けて入力することでコマンドキャンセルすることができます。(Figure 43.)ただし、ACK 出力区間やデータ読み出し中は SDA バスが"L"出力となっている場合があり、その場合スタートコンディションやストップコンディションが入力できなくなりますのでリセットはできません。その場合は、ソフトウェアリセットを実行してください。また、ランダムリードサイクルやシーケンシャルリードサイクル、カレントリードサイクル中に、スタート、ストップコンディションでコマンドキャンセルをした場合、内部の設定アドレスが確定しませんので、続けてカレントリードサイクルを行うことはできません。続けてリードサイクルをする場合は、ランダムリードサイクルを行ってください。




Figure 43. スレーブアドレス入力中にスタート・ストップコンディションでキャンセルした場合

I/O 周辺回路について

1. SDA 端子のプルアップ抵抗

SDA は NMOS オープンドレインとなっておりますのでプルアップ抵抗が必要です。この抵抗値(R_{PU})は、本 IC を制御するマイコン等の V_{IL} 、 I_L 及び本 IC の V_{OL} - I_{OL} 特性より適切な値を選択してください。 R_{PU} が大きいと動作周波数が制限されます。 R_{PU} が小さいほど、動作消費電流が増加します。

2. R_{PU} の最大値

R_{PU} の最大値は以下の要因で決定されます。

- (1) R_{PU} と SDA のバスラインの容量(CBUS)で決定される SDA の立ち上がり時間が t_R 以下であること。また SDA の立ち上がり時間が遅くとも AC タイミングを満たしていること。
- (2) SDA バスに "H" を出力している時のバスにつながるデバイスの入力リークの合計(I_L)と R_{PU} で決まるバスの電位④がマイコンと EEPROM の入力 "H" レベル(V_{IH})を推奨ノイズマージン $0.2 V_{CC}$ を含めて充分確保できること。

$$V_{CC} - I_L R_{PU} - 0.2 V_{CC} \geq V_{IH}$$

$$\therefore R_{PU} \leq \frac{0.8 V_{CC} - V_{IH}}{I_L}$$

例) $V_{CC} = 3V$ $I_L = 10\mu A$ $V_{IH} = 0.7 V_{CC}$ の時
(2)より

$$\begin{aligned} \therefore R_{PU} &\leq \frac{0.8 \times 3 - 0.7 \times 3}{10 \times 10^{-6}} \\ &\leq 300 [k\Omega] \end{aligned}$$




Figure 44. I/O 回路図

3. R_{PU} の最小値

R_{PU} の最小値は以下の要因で決定されます。

- (1) IC が LOW を出力した時に、 $V_{OLMAX} = 0.4V$ $I_{OLMAX} = 3mA$ を満たすこと

$$\frac{V_{CC} - V_{OL}}{R_{PU}} \leq I_{OL}$$

$$\therefore R_{PU} \geq \frac{V_{CC} - V_{OL}}{I_{OL}}$$

- (2) $V_{OLMAX} = 0.4V$ がマイコン、EEPROM の入力 "L" レベル(V_{IL})を推奨ノイズマージン $0.1 V_{CC}$ を含めて確保できること

$$V_{OLMAX} \leq V_{IL} - 0.1 V_{CC}$$

例) $V_{CC} = 3V$ 、 $V_{OL} = 0.4V$ 、 $I_{OL} = 3mA$ 、マイコン、EEPROM の $V_{IL} = 0.3 V_{CC}$ の時①より

$$\begin{aligned} \therefore R_{PU} &\geq \frac{3 - 0.4}{3 \times 10^{-3}} \\ &\geq 867 [\Omega] \end{aligned}$$

$$\text{また } V_{OL} = 0.4 [V]$$

$$\begin{aligned} V_{IL} &= 0.3 \times 3 \\ &= 0.9 [V] \end{aligned}$$

より、(2)の条件を満たしている。

4. SCL 端子のプルアップ抵抗

CMOS 出力ポートで SCL 制御を行っている場合は動作上必要ありませんが、SCL が "Hi-Z" となるタイミングがある場合は、プルアップ抵抗を付けてください。プルアップ抵抗は、マイコンの出力ポートのドライブ能力との兼ね合いで数 k Ω ~ 数十 k Ω を推奨します。

A2、WP の処理について

1. デバイスアドレス端子(A2)の処理

設定されたデバイスアドレスはマスター側から送られてくるデバイスアドレス入力と一致するか照合し、同一バスに複数に接続されたデバイスの中からひとつ選択します。この端子は、プルアップ or プルダウン、あるいは V_{CC} or GND に接続してください。

2. WP 端子の処理

WP 端子はハードウェア的に書き込みを禁止、許可をする端子です。"H"の状態では、READ のみ可能で全アドレスの WRITE を禁止します。"L"の場合はどちらでも可能です。ROM として使用する場合は、プルアップ or V_{CC} に接続することを推奨します。READ、WRITE とも使用する場合は、WP 端子をコントロールするかプルダウン or GND に接続してください。

マイコン接続時の注意

1. R_S について

I²CBUSでは、SDAポートはオープンドレイン入出力が推奨されています。しかし、SDAポートにトライステートのCMOS入出力を使用する場合には、プルアップ抵抗 R_{PU} とEEPROMのSDA端子の間にシリアズ抵抗 R_S を挿入してください。これはマイコンのPMOSとEEPROMのNMOSの同時オンの時に発生する過電流の制限をします。 R_S はSDA端子のサージからの保護の役目もします。したがって、SDAポートがオープンドレイン入出力であっても R_S を使用することができます。




Figure 45. I/O 回路図




Figure 46. 入出力衝突タイミング

2. R_S の最大値

R_S の最大値は以下の関係で決定されます。

- (1) R_{PU} とSDAのバスラインの容量(CBUS)で決定されるSDAの立ち上がり時間が t_r 以下であること。またSDAの立ち上がり時間が遅くなくても、ACタイミングを満たしていること。
- (2) EEPROMがSDAバスに"L"を出力している時の R_{PU} と R_S で決定されるバスの電位④がマイコンの入力"L"レベル(V_{IL})を推奨ノイズマージン $0.1 V_{CC}$ を含めて充分確保できること。




Figure 47. I/O 回路図

$$\frac{(V_{CC} - V_{OL}) \times R_S}{R_{PU} + R_S} + V_{OL} + 0.1V_{CC} \leq V_{IL}$$

$$\therefore R_S \leq \frac{V_{IL} - V_{OL} - 0.1V_{CC}}{1.1V_{CC} - V_{IL}} \times R_{PU}$$

例) $V_{CC}=3V$ $V_{IL}=0.3 V_{CC}$ $V_{OL}=0.4V$ $R_{PU}=20k\Omega$ の時

$$(2)より \quad R_S \leq \frac{0.3 \times 3 - 0.4 - 0.1 \times 3}{1.1 \times 3 - 0.3 \times 3} \times 20 \times 10^3$$

$$\leq 1.67 \quad [k\Omega]$$

3. R_S の最小値

R_S の最小値はバス衝突時の過電流によって決定されます。過電流が流れますと電源ラインのノイズや、電源の瞬停の原因となります。許容可能な過電流を I とすると、以下の関係を満たす必要があります。セットでの電源ラインのインピーダンスなどを考慮し許容できる電流量を決定してください。EEPROMへの過電流は、10mA以下としてください。




Figure 48. I/O 回路図

$$\frac{V_{CC}}{R_S} \leq I$$

$$\therefore R_S \geq \frac{V_{CC}}{I}$$

例) $V_{CC}=3V$ $I=10mA$ の時

$$R_S \geq \frac{3}{10 \times 10^{-3}}$$

$$\geq 300 \quad [\Omega]$$

I²C BUS 入出力回路について

1. 入力(A2、SCL)




Figure 49. 入力 pin 回路図

2. 入出力(SDA)




Figure 50. 入出力 pin 回路図

3. 入力(WP)




Figure 51. 入力 pin 回路図

電源立ち上げ時の注意

電源立ち上がり時は、IC 内部回路及びセットが不安定な低電圧領域を通過して V_{CC} が立ち上がるため IC の内部が完全にリセットされずに誤動作を起こす恐れがあります。これを防ぐために P.O.R.回路と LVCC 回路の機能を付けています。その動作を確実にものにするために、電源立ち上がり時には以下の条件を守ってください。

1. SDA="H"かつ SCL="L" or "H"としてください。
2. P.O.R.回路を動作させるための、 t_R 、 t_{OFF} 、 V_{bot} の推奨条件を満たすよう、電源を立ち上げてください。




Figure 52. 立ち上がり波形図

t_R 、 t_{OFF} 、 V_{bot} の推奨条件

t_R	t_{OFF}	V_{bot}
10ms 以下	10ms 以上	0.3V 以下
100ms 以下	10ms 以上	0.2V 以下

3. SDA、SCL が "Hi-Z" にならないようにしてください。

上記の条件 1、2 が守れない場合は、以下のような対策を行ってください。

- a) 上記条件 1 が守れない時。電源立ち上がり時に SDA が "L" になってしまう時。

→ 以下のように SCL、SDA をコントロールし、SCL、SDA を "H"、"H" とする。




Figure 53. SCL="H" SDA="L"の時




Figure 54. SCL="H" SDA="L"の時

- b) 上記条件 2 が守れない時。

→電源安定後、ソフトウェアリセット(16 ページ)を実行してください。

- c) 上記条件 1、2 とともに守れない時。

→a)を行った後、b)を行ってください。

低電圧誤動作防止機能

減電時にデータの書き換え動作を禁止し、誤書き込みを防止するのが LVCC 回路です。LVCC 電圧(Typ.1.2V)以下では、データの書き換えは行わないように制限します。

VCC ノイズ対策

○バイパスコンデンサについて

電源ラインへノイズやサージが入ると誤動作を起こす可能性がありますので、これらを取り除くために IC の V_{CC} と GND 間にバイパスコンデンサ(0.1 μ F)を取り付けることを推奨します。その際、できるだけ IC の近くに取り付けてください。また、基盤の V_{CC} -GND 間にもバイパスコンデンサを取り付けることを推奨します。

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れる等の対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑制してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源－グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬげが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失は、70mm x 70mm x 1.6mm ガラスエポキシ基板実装時、放熱板なし時の値であり、これを超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用する等の対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることが出来る範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源およびグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き**11. 未使用の入力端子の処理について**

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

LSI の構造上、寄生素子は電位関係によって必然的に形成されます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因となり得ます。したがって、入力端子にグラウンドより低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分注意してください。また、LSI に電源電圧を印加していない時、入力端子に電圧を印加しないでください。さらに、電源電圧を印加している場合にも、各入力端子は電源電圧以下の電圧もしくは電気的特性の保証値内としてください

発注形名情報

B U 9 8 4 4 G U L - W

E 2

ローム形名


品番 パッケージ
GUL: VCSP50L1(BU9844GUL-W)

包装、フォーミング仕様
E2: リール状エンボステーピング

外形寸法図と包装・フォーミング仕様


Package Name

VCSP50L1




< 包装形態、包装数量、包装方向 >

包装形態	エンボステーピング
包装数量	3000pcs
包装方向	E2 リールを左手に持ち、右手でテープを引き出したときに、製品の1番ピンが左上にくる方向



※ご発注の際は、包装数量の倍数でお願い致します。

標印図



改訂記録

日付	Revision	改訂内容
2012.09.05	001	New Release
2013.09.17	002	P.1、P.25 パッケージの高さ 0.55MAX→0.6MAX に誤記訂正 P.12 デバイスのアドレッシングのコメント、表の誤記訂正 全ページ、新フォーマットに更新

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けはリフローはんだを原則とさせていただきます。なお、フロー方法でのご使用につきましては別途ロームまでお問い合わせください。詳細な実装及び基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルにQRコードが印字されていますが、QRコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。従いまして、上記第三者の知的財産権侵害の責任、及び本製品の使用により発生するその他の責任に関し、ロームは一切その責任を負いません。
2. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事情報目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。