

100 V VB 耐圧 3.5 A/4.5 A ピーク電流

高速ハイサイド/ローサイド ゲートドライバ

BD2320EFJ-LA BD2320UEFJ-LA

概要

本製品は産業機器市場へ向けた、長期の供給を保証するランクの製品です。これらのアプリケーションとして、ご使用される場合に最適な商品です。

BD2320EFJ-LA および BD2320UEFJ-LA はブートストラップ方式を用いた外付け Nch-FET を駆動可能な 100 V 耐圧のハイサイド/ローサイド ゲートドライバです。100 V 耐圧のブートストラップダイオードを内蔵しており、入力ロジック電源電圧に 3.3 V 及び 5.0 V が使用可能です。保護機能としてハイサイド及びローサイドに低電圧誤動作防止回路(UVLO)を搭載しています。

特長

- 産業機器に適した長期の供給保証
- 両チャンネルに低電圧誤動作防止回路(UVLO)搭載
- 3.3 V 及び 5.0 V のロジック電圧入力可能
- 入力信号に対して同相出力

用途

- 基地局、データセンタ用電源
- MOSFET 駆動用アプリケーション
- ハーフブリッジ、フルブリッジコンバータ
- フォワードコンバータ

重要特性


- ハイサイド電源及びフローティング電圧 : 100 V
- 出力電圧範囲 : 7.5 V ~ 14.5 V
- 出力電流 I_{O+}/I_{O-} : 3.5 A/4.5 A
- Propagation Delay : 27 ns (Typ)
- Delay Matching : 12 ns (Max)
- オフセット電圧端子リーク電流 : 10 μ A (Max)
- 動作温度範囲 : -40 °C ~ +125 °C

パッケージ


HTSOP-J8

W (Typ) x D (Typ) x H (Max)


4.9 mm x 6.0 mm x 1.0 mm



基本アプリケーション回路




端子配置図



端子説明

端子番号	端子名	機 能
1	VCC	ローサイド電源端子
2	VB	ハイサイド電源端子
3	HO	ハイサイド出力端子
4	VS	ハイサイリターン端子
5	HIN	ハイサイド入力端子
6	LIN	ローサイド入力端子
7	GND	接地端子
8	LO	ローサイド出力端子
-	EXP-PAD	GND に接続してください。

ブロック図



絶対最大定格(Ta = 25 °C)

項 目	記号	定 格	単位
VB - VS 端子間電圧	V _{BS}	-0.3 ~ +15	V
VB 端子電圧	V _{VB}	-0.3 ~ +100	V
VS 端子電圧	V _{VS}	-15 ~ +100	V
HO 端子電圧	V _{HO}	V _{VS} -0.3 ~ V _{VB} +0.3	V
VCC 端子電圧	V _{CC}	-0.3 ~ +15	V
LO 端子電圧	V _{LO}	-0.3 ~ V _{CC} +0.3	V
HIN, LIN 端子電圧	V _{HIN} , V _{LIN}	-0.3 ~ V _{CC} +0.3	V
VB, VS 端子電圧スルーレート	SR	-50 ~ +50	V/ns
最高接合部温度	T _{jmax}	150	°C
保存温度範囲	T _{stg}	-55 ~ +150	°C

注意 1: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただくようご検討をお願いします。

注意 2: 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

熱抵抗 (Note 1)

項 目	記号	熱抵抗(Typ)		単位
		1 層基板 (Note 3)	4 層基板 (Note 4)	
HTSOP-J8				
ジャンクション—周囲温度間熱抵抗	θ _{JA}	206.4	45.2	°C/W
ジャンクション—パッケージ上面中心間熱特性パラメータ (Note 2)	Ψ _{JT}	21	13	°C/W

(Note 1) JESD51-2A(Still-Air)に準拠。

(Note 2) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

(Note 4) JESD51-5, 7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3 mm x 76.2 mm x 1.57 mmt

1 層目（表面）銅箔	
銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm

測定基板	基板材	基板寸法	サーマルビア (Note 5)	
			ピッチ	直径
4 層	FR-4	114.3 mm x 76.2 mm x 1.6 mmt	1.20 mm	Φ0.30 mm

1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm	74.2 mm□（正方形）	35 μm	74.2 mm□（正方形）	70 μm

(Note 5) 貫通ビア。全層の銅箔と接続する。配置はランドパターンに従う。

推奨動作条件

項 目	記号	最小	標準	最大	単位
動作温度	Topr	-40	+25	+125	°C
VB 端子電圧	V _{VB}	-0.3	-	+95	V
VS 端子電圧	V _{VS}	-7.0	-	+95	V
VB - VS 端子間電圧	V _{BS}	7.0	-	14.5	V
HIN, LIN 端子電圧	V _{HIN} , V _{LIN}	0	-	V _{CC}	V
VCC 端子電圧	V _{CC}	7.5	-	14.5	V

電氣的特性

(特に指定のない限り $T_a = -40\text{ }^{\circ}\text{C} \sim +125\text{ }^{\circ}\text{C}$, $V_{CC} = 12.0\text{ V}$, $V_{BS} = 12.0\text{ V}$, $V_{VS} = V_{GND}$, $HO = \text{open}$, $LO = \text{open}$)

項 目	記号	最小	標準	最大	単位	条 件
Circuit Current						
Offset supply Leakage Current	I_{LK}	-	0	10	μA	$V_{VB} = V_{VS} = 100\text{ V}$
Quiescent V_{BS} Supply Current	I_{QBS}	40	80	160	μA	$V_{LIN} = V_{HIN} = 0\text{ V}$
Operating V_{BS} Supply Current	I_{OBS}	2.75	5.50	11.00	mA	$f = 500\text{ kHz}$
Quiescent V_{CC} Supply Current	I_{QCC}	60	120	240	μA	$V_{LIN} = V_{HIN} = 0\text{ V}$
Operating V_{CC} Supply Current	I_{OCC}	3.00	6.00	12.00	mA	$f = 500\text{ kHz}$
UVLO						
V_{CC} UVLO Rising Threshold	V_{CCUVR}	4.6	6.0	7.4	V	
V_{CC} UVLO Falling Threshold	V_{CCUVF}	4.2	5.5	6.8	V	
V_{CC} UVLO Hysteresis	V_{CCUVH}	-	0.5	-	V	
V_{BS} UVLO Rising Threshold	V_{BSUVR}	4.1	5.4	6.7	V	
V_{BS} UVLO Falling Threshold	V_{BSUVF}	3.7	4.9	6.1	V	
V_{BS} UVLO Hysteresis	V_{BSUVH}	-	0.5	-	V	
Input						
Logic "1" Input Threshold Voltage	V_{IH}	1.50	2.15	2.80	V	
Logic "0" Input Threshold Voltage	V_{IL}	0.80	1.25	1.70	V	
Input Threshold Hysteresis	V_{INHYS}	0.3	0.9	-	V	
Input Pulldown Resistance	R_{IN}	50	100	150	$\text{k}\Omega$	
Output						
High Level Output Voltage, $V_{CC} - V_{LO}$, $V_{VB} - V_{HO}$	V_{OH}	-	16	-	mV	$V_{CC} = 12\text{ V}$, $V_{VB} = 12\text{ V}$, $V_{VS} = 0\text{ V}$, $I_o = 10\text{ mA}$
Low Level Output Voltage, $V_{LO} - GND$, $V_{HO} - V_{VS}$	V_{OL}	-	8	-	mV	$V_{CC} = 12\text{ V}$, $V_{VB} = 12\text{ V}$, $V_{VS} = 0\text{ V}$, $I_o = 10\text{ mA}$
Output High Short Circuit Pulse Current ^(Note 6)	I_{O+}	-	3.5	-	A	$V_{LO}, V_{HO} = 0\text{ V}$
Output Low Short Circuit Pulsed Current ^(Note 6)	I_{O-}	-	4.5	-	A	$V_{LO}, V_{HO} = 12\text{ V}$
Bootstrap Diode						
Bootstrap Diode Forward Voltage1	V_{F1}	0.26	0.53	1.16	V	$I_{VCC-VB} = 100\text{ }\mu\text{A}$
Bootstrap Diode Forward Voltage2	V_{F2}	0.95	1.90	3.80	V	$I_{VCC-VB} = 100\text{ mA}$
Bootstrap Diode Dynamic Resistance	R_D	5.0	10.0	20.0	Ω	$I_{VCC-VB} = 80\text{ mA}, 100\text{ mA}$

(Note 6) 全数測定はしていません。

電氣的特性—続き

(特に指定のない限り Ta = -40 °C ~ +125 °C, V_{CC} = 12 V, V_{BS} = 12 V, V_{VS} = V_{GND}, HO = open, LO = open)

項 目	記号	最小	標準	最大	単位	条 件
HO Turn-on Propagation Delay	t _{ONH}	10	27	50	ns	
LO Turn-on Propagation Delay	t _{ONL}	10	27	50		
HO Turn-off Propagation Delay	t _{OFFH}	10	29	50		
LO Turn-off Propagation Delay	t _{OFFL}	10	29	50		
HO Turn-on Rise Time	t _{RH}	-	8	-		HO = 1 nF
LO Turn-on Rise Time	t _{RL}	-	8	-		LO = 1 nF
HO Turn-off Fall Time	t _{FH}	-	6	-		HO = 1 nF
LO Turn-off Fall Time	t _{FL}	-	6	-		LO = 1 nF
Delay Matching, HS Turn-off, LS Turn-on	t _{M1}	-	2.0	12		
Delay Matching, HS Turn-on, LS Turn-off	t _{M2}	-	2.0	12		

特性データ
(参考データ)




Figure 2. Quiescent V_{BS} Supply Current vs $V_B - V_S$ Voltage




Figure 3. Quiescent V_{CC} Supply Current vs V_{CC} Voltage




Figure 4. Operating V_{BS} Supply Current vs Frequency




Figure 5. Operating V_{CC} Supply Current vs Frequency

特性データ — 続き
(参考データ)




Figure 6. Input Threshold Voltage vs Temperature




Figure 7. High Level Output Voltage $V_{CC} - V_{OH}$ vs Temperature




Figure 8. High Level Output Voltage $V_{VB} - V_{OH}$ vs Temperature




Figure 9. Low Level Output Voltage $V_{LO} - GND$ vs Temperature

特性データ — 続き
(参考データ)




Figure 10. Low Level Output Voltage $V_{HO} - V_{VS}$ vs Temperature




Figure 11. V_{CC} UVLO Threshold vs Temperature




Figure 12. V_{BS} UVLO Threshold vs Temperature




Figure 13. Propagation Delay vs Temperature

特性データ — 続き
(参考データ)



Figure 14. Propagation Delay vs V_{CC} Voltage

Figure 15. Delay Matching vs Temperature






Figure 16. Diode Current vs Diode Voltage

Figure 17. Diode Current vs Diode Voltage (V_{F1} , V_{F2})

タイミングチャート



アプリケーション部品選定方法

1. 出力ゲート抵抗

ゲート抵抗($R_{G(ON)}$, $R_{G(OFF)}$)により、外付け FET のスイッチング速度を調整することが可能です。外付け FET のターンオン時間(t_{SW})はゲート抵抗、外付け FET のゲート-ソース電荷量(Q_{GS})、ゲート-ドレイン電荷量(Q_{GD})によって決定されます。外付け FET のゲートに流れる電流の平均値 I_G は次式となります。

$$I_G = \frac{Q_{GS} + Q_{GD}}{t_{SW}} \quad (1)$$

また、ターンオン時のゲート抵抗は次式になります。

$$R_{TOTAL(ON)} = R_{ONP} + R_{G(ON)} = \frac{V_{CC} - V_{GS}}{I_G} \quad (2)$$

よってターンオン時間は次式の様に表されます。

$$t_{SW} = \frac{Q_{GS} + Q_{GD}}{I_G} = \frac{(Q_{GS} + Q_{GD})(R_{ONP} + R_{G(ON)})}{(V_{BS} - V_{GS(th)})} \quad (3)$$

また、ゲート抵抗値により外付け FET のスイッチングスループレート dV_s/dt を決定できます。外付け FET のスイッチングスループレートは次式になります。

$$\frac{dV_s}{dt} = \frac{I_G}{C_{RSS}} \quad (4)$$

C_{RSS} : 帰還容量

(4)式を(2)式に代入することでゲート抵抗値は次式になります。

$$R_{TOTAL(ON)} = R_{ONP} + R_{G(ON)} = \frac{V_{BS} - V_{GS(th)}}{C_{RSS} \frac{dV_s}{dt}} \quad (5)$$

$$R_{G(ON)} = \frac{V_{BS} - V_{GS(th)}}{C_{RSS} \frac{dV_s}{dt}} - R_{ONP} \quad (6)$$

また、ターンオフ時は外付け FET の C_{GD} を介してゲート抵抗に電流が流れます。この際にゲート電圧が閾値を超えてセルフターンオンしないよう、下式に従ってゲート抵抗値($R_{G(OFF)}$)を設定してください。

$$V_{GS(th)} \geq I_G (R_{ONN} + R_{G(OFF)}) = C_{GD} \frac{dV_s}{dt} (R_{ONN} + R_{G(OFF)}) \quad (7)$$

$$R_{G(OFF)} \geq \frac{V_{GS(th)}}{C_{GD} \frac{dV_s}{dt}} - R_{ONN} \quad (8)$$




Figure 18. Gate Driver Equivalent Circuit




Figure 19. Gate Charge Transfer Characteristics

アプリケーション部品選定方法 — 続き

2. ブートストラップコンデンサ C_{BS}

ブートストラップに使用するコンデンサはリップル電圧を軽減するため、ESR の低いセラミック・コンデンサを推奨いたします。

ハイサイドの外付け FET を ON できる最大電圧ドロップ(ΔV_{BS})は次式より求められます。

$$\Delta V_{BS} \leq VCC - VF - V_{BSUVR} - V_{OL} \quad (9)$$

VCC : ゲートドライバの電源電圧

VF : ブートストラップダイオードの順方向電圧ドロップ

V_{BSUVR} : VB - VS 間 UVLO 解除電圧

V_{OL} : ローサイド外付け FET のドレイン-ソース間電圧

また、ブートストラップコンデンサからハイサイドの回路に供給される総電荷量 Q_{TOTAL} は、次式より求められます。

$$Q_{TOTAL} = Q_G + (I_{LKGS} + I_{LKDIO} + I_{QBS})t_{HON} \quad (10)$$

Q_G : 外付け FET の総電荷量

I_{LKGS} : 外付け FET のゲート-ソース間リーク電流

I_{LKDIO} : ブートストラップダイオードのリーク電流

I_{QBS} : ハイサイドの回路電流

t_{HON} : ハイサイドの ON 時間

よって、ブートストラップコンデンサのサイズは次式を満たすように設定してください。

$$C_{BS} \geq \frac{Q_{TOTAL}}{\Delta V_{BS}} \quad (11)$$







またブートストラップ回路の仕様上、ハイサイドスイッチのようにハイサイドを常に ON することはできませんのでご注意ください。

3. 入力コンデンサ

入力リップル電圧を低減するため、VCC ピン付近に ESR の低いセラミック・コンデンサを使用してください。

VCC コンデンサはハイサイド及びローサイドに電荷を供給するため、ブートストラップコンデンサ C_{BS} の 2 倍以上のセラミック・コンデンサを推奨いたします。

入出力等価回路図

Pin No.	端子名	端子等価回路図	Pin No.	端子名	端子等価回路図
1	VCC		5	HIN	
2, 4	VB, VS		6	LIN	
3	HO		8	LO	

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、 $GND > (\text{端子 A})$ の時、トランジスタ(NPN)では $GND > (\text{端子 B})$ の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、 $GND > (\text{端子 B})$ の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 20. モノリシック IC 構造例

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ定数を決定してください。

発注形名情報


B	D	2	3	2	0	x	E	F	J	-	L	A	E	2
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

品名	生産ライン情報 無: 生産ライン A U: 生産ライン B <small>(Note7)</small>	パッケージ EFJ: HTSOP-J8	製品ランク LA: 産業機器用	包装・フォーミング仕様 E2: リール状エンボステーピング
----	--	------------------------	--------------------	----------------------------------


(Note7) 生産率向上を目的に複数ライン構成となっています。データシート内の特性保証に差異はありません。新規ご採用時は生産ライン B を推奨します。

標印図


BD2320EFJ-LA



BD2320UEFJ-LA



外形寸法図と包装・フォーミング仕様



改訂履歴

日付	版	変更内容
2020.12.04	001	新規作成
2022.03.29	002	P1-19 製造ライン B の品名を追加 P18 発注形名情報に製造ライン B の情報を追加 P18 製造ライン B の標印図を追加

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。