

車載 IPD シリーズ

LDO 内蔵 5ch ローサイドスイッチ

BD5LL20AEFV-C

概要

BD5LL20AEFV-C はエンジン制御用に開発された SPI 入力 5ch ローサイドスイッチです。
負荷オープン検出機能、過電流保護機能、過熱保護機能、アクティブクランプ機能を内蔵しています。
またマイコン用電源として 5 V 出力 LDO、そして K-LINE 通信回路を内蔵しており、二輪エンジン制御用に適しています。

特長

- AEC-Q100 対応 (Note 1)
- 制御部 (CMOS) とパワー MOS FET を 1 チップに組み込んだモノリシックパワー IC
- 16 bit SPI コマンドより各 ch の制御 / 異常検出可能
- 負荷オープン検出機能 (OLD) 内蔵
- 過電流保護機能 (OCP) 内蔵
- 過熱保護機能 (TSD) 内蔵
- アクティブクランプ機能内蔵
- 5 V 出力 LDO 内蔵
- K-LINE 通信回路内蔵
- 表面実装の HTSSOP-B20 パッケージ

(Note 1) Grade1

用途

- 抵抗性負荷、誘導性負荷駆動用

重要特性

- 入力電圧範囲 V_X : 6 V ~ 18 V
- 入力電圧範囲 V_S : 6 V ~ 8 V
- LDO 出力電圧 : 5.0 V (Typ)
- LDO 過電流検出値 : 250 mA (Min)
- オン抵抗 (Note 1) : 200 m Ω / 540 m Ω (Typ)
- 過電流検出値 (Note 1) : 2.0 A / 0.5 A (Min)
- アクティブクランプ耐量 (Note 1) : 300 mJ / 250 mJ
- 動作温度範囲 : -40 °C ~ +150 °C


(Note 1) (OUT1, OUT2, OUT3) / (OUT4, OUT5) の値を記載

パッケージ


HTSSOP-B20

W (Typ) x D (Typ) x H (Max)

6.5 mm x 6.4 mm x 1.0 mm




基本アプリケーション回路



目 次

概要	1
特長	1
用途	1
重要特性	1
パッケージ	1
基本アプリケーション回路	1
目 次	2
端子配置図	3
端子説明	3
定義	4
ブロック図	4
絶対最大定格	5
熱抵抗	6
推奨動作条件	10
電気的特性	10
特性データ	12
測定回路図	23
タイミングチャート	27
K-LINE タイミングチャート	28
SPI 仕様について	29
レジスタマップ	32
保護機能について	33
過電流保護	34
過熱保護	34
負荷オープン検出 (OLD)	35
出力天絡検出 (OFD)	36
応用回路例	37
アプリケーション部品選定方法	37
入出力等価回路図	38
使用上の注意	40
発注形名情報	43
標印図	43
外形寸法図と包装・フォーミング仕様	44
改訂履歴	45


端子配置図




端子説明

端子番号	端子名	機 能
1	VS	LDO 電源
2	IN1	OUT1 制御入力 内部プルダウン抵抗を介して GND へ接続されています。
3	V5O	5 V 出力
4	AGND	アナログ GND
5	CSB	SPI イネーブル 内部プルアップ抵抗を介して V5O へ接続されています。
6	SCLK	シリアルクロック入力 内部プルダウン抵抗を介して GND へ接続されています。
7	SI	シリアルデータ入力 内部プルダウン抵抗を介して GND へ接続されています。
8	SO	シリアルデータ出力
9	RX	K-LINE 出力
10	TX	K-LINE 入力 内部プルアップ抵抗を介して V5O へ接続されています。
11	KIO	K-LINE バス接続
12	VX	K-LINE 電源
13	OUT5	ch5 出力
14	OUT4	ch4 出力
15	OUT3	ch3 出力
16	PGND	パワーGND
17	OUT2	ch2 出力
18	OUT1	ch1 出力
19	OUT1	ch1 出力
20	PGND	パワーGND
-	EXP-PAD	EXP-PAD は、GND に接続してください

定義



ブロック図



絶対最大定格 (Tj = 25 °C)

項 目	記号	定 格	単位
VX 電源電圧	V _X	-0.3 ~ +30	V
VS 電源電圧	V _S	-0.3 ~ +10	V
出力電圧 OUT1, OUT2, OUT3, OUT4, OUT5	V _{OUT1-5}	-0.3 ~ +30 (内部制限) ^(Note 1)	V
出力電流 OUT1, OUT2, OUT3	I _{OUT123}	2.0 (内部制限) ^(Note 2)	A
出力電流 OUT4, OUT5	I _{OUT45}	0.5 (内部制限) ^(Note 2)	A
出力電圧 SO	V _{SO}	-0.3 ~ +7	V
出力電圧 RX	V _{RX}	-0.3 ~ +7	V
入力電圧 CSB, SCLK, SI	V _{CSB} , V _{SI} , V _{SCLK}	-0.3 ~ +7	V
入力電圧 IN1, TX	V _{IN1} , V _{TX}	-0.3 ~ +7	V
入力電圧 KIO	V _{KIO}	-0.3 ~ +30	V
保存温度範囲	T _{stg}	-55 ~ +150	°C
最高接合部温度	T _{jmax}	150	°C
アクティブクランプ耐量 (Single Pulse) OUT1, OUT2, OUT3, Tj(START) = 25 °C, I _{OUT1} (START) = 1.0 A	E _{AS123(25 °C)}	300	mJ
アクティブクランプ耐量 (Single Pulse) OUT1, OUT2, OUT3, Tj(START) = 150 °C, I _{OUT1} (START) = 1.0 A	E _{AS123(150 °C)}	75	mJ
アクティブクランプ耐量 (Single Pulse) OUT4, OUT5 Tj(START) = 25 °C, I _{OUT2} (START) = 0.5 A	E _{AS45(25 °C)}	250	mJ
アクティブクランプ耐量 (Single Pulse) OUT4, OUT5 Tj(START) = 150 °C, I _{OUT2} (START) = 0.5 A	E _{AS45(150 °C)}	50	mJ

(Note 1) アクティブクランプ機能により制限されます。

(Note 2) 過電流保護機能により制限されます。

注意 1: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただけるようご検討をお願いします。

注意 2: 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

注意 3: 誘導性負荷を OFF した時、下記式で定義される逆起エネルギー E_L が生じます。

$$E_L = \frac{1}{2} L I_{OUT(START)}^2 \times \left(1 - \frac{V_{BAT}}{V_{BAT} - V_{OUT(CL)}} \right)$$

L: 誘導性負荷のインダクタンス値

I_{OUT(START)}: 誘導性負荷がオフになった瞬間の誘導性負荷に流れる電流

V_{OUT(CL)}: 出カクランプ電圧

本 IC は誘導性負荷をオフした時に生じる逆起エネルギーを IC で吸収するためのアクティブクランプ機能を内蔵しています。アクティブクランプ動作時、過熱保護機能は動作しません。誘導性負荷を駆動する場合は、逆起エネルギー E_L がアクティブクランプ耐量 E_{AS123} (Figure 1.), E_{AS45} (Figure 2.) 以下となるように負荷を決定してください。




Figure 1. Active Clamp Energy (Single Pulse) vs Output Current(Start) (OUT1, OUT2, OUT3)




Figure 2. Active Clamp Energy (Single Pulse) vs Output Current(Start) (OUT4, OUT5)

熱抵抗 (Note 1)

項目	記号	標準	単位	条件
HTSSOP-B20				
ジャンクションー周囲温度間熱抵抗	θ_{JA}	95.6	°C/W	1s (Note 2)
		33.8	°C/W	2s (Note 3)
		24.4	°C/W	2s2p (Note 4)

(Note 1) JESD51-2A(Still-Air)に準拠。
(Note 2) JESD51-3 準拠 FR4 114.3 mm x 76.2 mm x 1.57 mm 1 層 (1s)
(表層銅箔 : ローム推奨 Footprint + 測定用配線、銅箔厚 2 oz)
(Note 3) JESD51-5 準拠 FR4 114.3 mm x 76.2 mm x 1.60 mm 2 層 (2s)
(表層銅箔 : ローム推奨 Footprint + 測定用配線、裏層銅箔面積 : 74.2 mm x 74.2 mm、銅箔厚 (表裏層) 2 oz)
(Note 4) JESD51-5/-7 準拠 FR4 114.3 mm x 76.2 mm x 1.60 mm 4 層 (2s2p)
(表層銅箔 : ローム推奨 Footprint + 測定用配線/2 層、3 層、裏層銅箔面積 : 74.2 mm x 74.2 mm、銅箔厚 (表裏層/内層) 2 oz/1 oz)

■ PCB レイアウト 1 層 (1s)




Figure 3. PCB レイアウト 1 層 (1s)

Dimension	Value
Board Finish Thickness	1.57 mm ± 10 %
Board Dimension	76.2 mm x 114.3 mm
Board Material	FR4
Copper Thickness (Top Layer)	0.070 mm (Cu: 2 oz)
Copper Foil Area Dimension	Footprint/100 mm²/600 mm²/1200 mm²

熱抵抗 — 続き

■ PCB レイアウト 2 層 (2s)




Figure 4. PCB レイアウト 2 層 (2s)

Dimension	Value
Board Finish Thickness	1.60 mm \pm 10 %
Board Dimension	76.2 mm x 114.3 mm
Board Material	FR4
Copper Thickness (Top/Bottom Layers)	0.070 mm (Cu + メッキ)
Thermal Vias Separation/Diameter	1.2 mm/0.3 mm

熱抵抗 — 続き

■ PCB レイアウト 4 層 (2s2p)




Figure 5. PCB レイアウト 4 層 (2s2p)

Dimension	Value
Board Finish Thickness	1.60 mm \pm 10 %
Board Dimension	76.2 mm x 114.3 mm
Board Material	FR4
Copper Thickness (Top/Bottom Layers)	0.070 mm (Cu + メッキ)
Copper Thickness (Inner Layers)	0.035 mm
Thermal Vias Separation/Diameter	1.2 mm/0.3 mm

熱抵抗 — 続き

■ 過渡熱抵抗 (Single Pulse)




Figure 6. 過渡熱抵抗

■ 熱抵抗 (θJA vs 銅箔面積 1s)




Figure 7. 熱抵抗

推奨動作条件

項 目	記号	最小	標準	最大	単位
VX 電源電圧	V _X	6.0	12.0	18.0	V
VS 電源電圧	V _S	6.0	7.0	8.0	V
動作温度	T _j	-40	+25	+150	°C
LDO 出力容量	C _{V5O}	68	-	270	μF

電気的特性 (特に指定のない限り V_X = 6 V ~ 18 V, V_S = 6 V ~ 8 V, T_j = -40 °C ~ +150 °C)


項 目	記号	最小	標準	最大	単位	条 件
VS 回路電流	I _{VS}	-	3.0	6.0	mA	V _{IN1} = 0 V
LDO						
V5O 出力電圧	V _{5O}	4.9	5.0	5.1	V	1 mA < I _{V5O} < 250 mA
V5O 過電流検出値	I _{OCP(V5O)}	250	500	-	mA	V _{5O} = 4.5 V
ロードレギュレーション	ΔV _{5O-Load}	-	-	50	mV	1 mA < I _{V5O} < 250 mA
ラインレギュレーション	ΔV _{5O-Line}	-	-	10	mV	I _{V5O} = 1 mA, 6 V < V _S < 8 V
入出力間電位差	ΔV _{5O-Drop}	-	200	500	mV	I _{V5O} = 250 mA
電源リップル除去比	PSRR	-	60	-	dB	C _{V5O} = 220 μF, f = 1 kHz
入力部 (CSB, SCLK, SI, IN1)						
ローレベル入力電圧	V _{IL}	0	-	V _{5O} × 0.2	V	
ハイレベル入力電圧	V _{IH}	V _{5O} × 0.7	-	V _{5O}	V	
入力ヒステリシス電圧	V _{HYS}	0.2	0.45	0.7	V	
ローレベル入力電流 1 (CSB 以外)	I _{IL1}	-10	0	+10	μA	V _{SCLK} , V _{SI} , V _{IN1} = 0 V
ローレベル入力電流 2 (CSB)	I _{IL2}	-100	-50	-25	μA	V _{CSB} = 0 V
ハイレベル入力電流 1 (CSB 以外)	I _{IH1}	25	50	100	μA	V _{SCLK} , V _{SI} , V _{IN1} = 5 V
ハイレベル入力電流 2 (CSB)	I _{IH2}	-10	0	+10	μA	V _{CSB} = V _{5O}
シリアルアウト出力						
SO ローレベル出力電圧	V _{SOL}	-	0.15	0.6	V	I _{SO} = 1 mA
SO ハイレベル出力電圧	V _{SOH}	V _{5O} - 0.6	V _{5O} - 0.3	-	V	I _{SO} = -1 mA
シリアルアウト出力リーク電流	I _{SO(OFF)}	-5	0	+5	μA	V _{5O} = 0 V / 5 V
パワーMOS 出力 OUT1, OUT2, OUT3						
出力オン抵抗	R _{DS(ON)123}	-	200	250	mΩ	I _{OUT} = 1 A, T _j = 25 °C
		-	300	375	mΩ	I _{OUT} = 1 A, T _j = 150 °C
オープン検出動作時出力流入電流	I _{OLD}	15	40	90	μA	V _{OUT} = 24 V
ターンオン時間	t _{ON123}	-	6	12	μs	R _L = 24 Ω, V _{BAT} = 12 V
ターンオフ時間	t _{OFF123}	-	6	12	μs	R _L = 24 Ω, V _{BAT} = 12 V
スルーレート (オン)	S _{RON123}	1.3	2.5	4.0	V/μs	R _L = 24 Ω, V _{BAT} = 12 V
スルーレート (オフ)	S _{ROFF123}	2.0	3.5	6.0	V/μs	R _L = 24 Ω, V _{BAT} = 12 V
出カクランプ電圧	V _{CL123}	30	35	40	V	I _{OUT} = 1 mA (出力オフ)
パワーMOS 出力 OUT1, OUT2, OUT3 保護回路						
過電流検出値	I _{OCP123}	2	3.5	5.5	A	
過電流検出時間	t _{OCP123}	22	45	90	μs	
負荷オープン検出解除電圧	V _{OLD(OFF)}	1.2	2.5	3.5	V	出力オフ設定時
負荷オープン検出検知電圧	V _{OLD(ON)}	1.0	2.0	3.1	V	出力オフ設定時
出力天絡検出検知電圧	V _{OFD(ON)}	1.2	2.5	3.5	V	出力オン設定時
出力天絡検出解除電圧	V _{OFD(OFF)}	1.0	2.0	3.1	V	出力オン設定時

電気的特性 - 続き (特に指定のない限り $V_X = 6\text{ V} \sim 18\text{ V}$, $V_S = 6\text{ V} \sim 8\text{ V}$, $T_j = -40\text{ }^\circ\text{C} \sim +150\text{ }^\circ\text{C}$)


項 目	記号	最小	標準	最大	単位	条 件
パワーMOS 出力 OUT4, OUT5						
出力オン抵抗	$R_{DS(ON)45}$	-	540	675	mΩ	$I_{OUT} = 0.2\text{ A}$, $T_j = 25\text{ }^\circ\text{C}$
		-	880	1100	mΩ	$I_{OUT} = 0.2\text{ A}$, $T_j = 150\text{ }^\circ\text{C}$
出力リーク電流	$I_{OUT(L)45}$	-	0	1	μA	$V_{OUT} = 24\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$
		-	0.5	3	μA	$V_{OUT} = 24\text{ V}$, $T_j = 150\text{ }^\circ\text{C}$
ターンオン時間	t_{ON45}	-	15	25	μs	$R_L = 60\text{ }Ω$, $V_{BAT} = 12\text{ V}$
ターンオフ時間	t_{OFF45}	-	30	50	μs	$R_L = 60\text{ }Ω$, $V_{BAT} = 12\text{ V}$
スルーレート (オン)	SR_{ON45}	0.4	1.0	2.2	V/μs	$R_L = 60\text{ }Ω$, $V_{BAT} = 12\text{ V}$
スルーレート (オフ)	SR_{OFF45}	0.4	1.0	2.2	V/μs	$R_L = 60\text{ }Ω$, $V_{BAT} = 12\text{ V}$
出カクランプ電圧	V_{CL45}	30	35	40	V	$I_{OUT} = 1\text{ mA}$ (出力オフ時)
パワーMOS 出力 OUT4, OUT5 保護回路						
過電流検出値	I_{OCP45}	0.5	0.9	1.4	A	
過電流検出時間	t_{OCP45}	22	45	90	μs	
K-LINE						
VX 回路電流	I_{VX}	-	0.03	0.10	mA	$V_{TX} = 0\text{ V}$
RX ローレベル出力電圧	V_{RXL}	-	-	0.4	V	$I_{RX} = 1\text{ mA}$
RX ハイレベル出力電圧	V_{RXH}	$V_{50} - 0.4$	-	-	V	$I_{RX} = -1\text{ mA}$
RX 出力ディレイ時間	t_{RXD}	-	-	2	μs	
TX ローレベル入力電圧	$V_{IL(TX)}$	0	-	$V_{50} \times 0.2$	V	
TX ハイレベル入力電圧	$V_{IH(TX)}$	$V_{50} \times 0.7$	-	V_{50}	V	
TX 入力ヒステリシス電圧	$V_{HYS(TX)}$	0.1	0.3	0.5	V	
TX プルアップ抵抗	R_{TX}	5	10	20	kΩ	
KIO ローレベル出力電圧	$V_{KIO(L)}$	-	-	1.4	V	$R_{KIO} = 480\text{ }Ω$
KIO 出力リーク電流	$I_{KIO(L)}$	-	0	3	μA	$V_{KIO} = 18\text{ V}$
KIO 過電流検出値	$I_{OCP(KIO)}$	40	-	140	mA	
KIO 出力ディレイ時間	t_{KIOD}	-	-	2	μs	$R_{KIO} = 480\text{ }Ω$

スイッチングタイム測定波形

OUT1 (Control by IN1)



OUT2, OUT3, OUT4, OUT5 (Control by SPI)



特性データ

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)




Figure 8. VS 回路電流 vs VS 電源電圧




Figure 9. VS 回路電流 vs 接合部温度




Figure 10. V5O 出力電圧 vs VS 電源電圧




Figure 11. V5O 出力電圧 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^\circ\text{C}$)




Figure 12. V5O 出力電圧 vs V5O 出力電流




Figure 13. V5O 過電流検出値 vs 接合部温度




Figure 14. ロードレギュレーション vs 接合部温度




Figure 15. ラインレギュレーション vs 接合部温度

特性データ - 続き


(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)

Figure 16. 入出力間電位差 vs V50 出力電流




Figure 17. 電源リップル除去比 vs 周波数




Figure 18. ハイレベル入力電圧 / ローレベル入力電圧 vs 接合部温度




Figure 19. ハイレベル入力電流 1 / ローレベル入力電流 1 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)




Figure 20. ハイレベル入力電流 2 / ローレベル入力電流 2 vs 接合部温度




Figure 21. SO ハイレベル出力電圧 / SO ローレベル出力電圧 vs 接合部温度




Figure 22. シリアルアウト出力リーク電流 vs 接合部温度




Figure 23. 出力オン抵抗 vs 接合部温度 (OUT1, OUT2, OUT3)

特性データ - 続き





(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)

Figure 24. オープン検出動作時出力流入電流 vs 接合部温度

Figure 25. ターンオン時間 / ターンオフ時間
vs 接合部温度
(OUT1, OUT2, OUT3)Figure 26. スループレート (オン) / スループレート (オフ)
vs 接合部温度
(OUT1, OUT2, OUT3)Figure 27. 出力クランプ電圧 vs 接合部温度
(OUT1, OUT2, OUT3)

特性データ - 続き




(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)Figure 28. 過電流検出値 vs 接合部温度
(OUT1, OUT2, OUT3)Figure 29. 過電流検出時間 vs 接合部温度
(OUT1, OUT, OUT3)

Figure 30. 負荷オープン検出検知電圧 / 負荷オープン検出解除電圧 vs 接合部温度




Figure 31. 出力天絡検出検知電圧 / 出力天絡検出解除電圧 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)




Figure 32. 出力オン抵抗 vs 接合部温度 (OUT4, OUT5)




Figure 33. 出力リーク電流 vs 出力電圧 (OUT4, OUT5)




Figure 34. 出力リーク電流 vs 接合部温度 (OUT4, OUT5)








Figure 35. ターンオン時間 / ターンオフ時間 vs 接合部温度 (OUT4, OUT5)

特性データ - 続き

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)Figure 36. スルーレート(オン) / スルーレート (オフ)
vs 接合部温度
(OUT4, OUT5)Figure 37. 出力クランプ電圧 vs 接合部温度
(OUT4, OUT5)Figure 38. 過電流検出値 vs 接合部温度
(OUT4, OUT5)Figure 39. 過電流検出時間 vs 接合部温度
(OUT4, OUT5)

特性データ - 続き


(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)

Figure 40. VX 回路電流 vs VX 電源電圧




Figure 41. VX 回路電流 vs 接合部温度




Figure 42. RX ハイレベル出力電圧 / RX ローレベル出力電圧 vs 接合部温度




Figure 43. RX 出力ディレイ時間 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^{\circ}\text{C}$)




Figure 44. TX ハイレベル入力電圧 / TX ローレベル入力電圧 vs 接合部温度




Figure 45. TX プルアップ抵抗 vs 接合部温度




Figure 46. KIO ローレベル出力電圧 vs 接合部温度




Figure 47. KIO 出力リーク電流 vs KIO 出力電圧

特性データ - 続き

(参考データ) (特に指定のない限り $V_X = 12\text{ V}$, $V_S = 7\text{ V}$, $T_J = 25\text{ }^\circ\text{C}$)




Figure 48. KIO 出力リーク電流 vs 接合部温度




Figure 49. KIO 過電流検出値 vs 接合部温度




Figure 50. KIO 出力ディレイ時間 vs 接合部温度

測定回路図




Figure 51.
VS 回路電流
VX 回路電流




Figure 52.
V5O 出力電圧
ロードレギュレーション
ラインレギュレーション
入出力間電位差




Figure 53.
V5O 過電流検出値




Figure 54.
電源リップル除去比

測定回路図 - 続き




Figure 55.

ハイレベル入力電圧
 ローレベル入力電圧
 入力ヒステリシス電圧
 ハイレベル入力電流 1
 ローレベル入力電流 1
 ハイレベル入力電流 2
 ローレベル入力電流 2
 TX プルアップ抵抗




Figure 56.

SO ハイレベル出力電圧
 SO ローレベル出力電圧
 RX ハイレベル出力電圧
 RX ローレベル出力電圧




Figure 57.

シリアルアウト出力リーク電流




Figure 58.

出力オン抵抗

測定回路図 - 続き




Figure 59.
オープン検出動作時出力流入電流
出力リーク電流
KIO 出力リーク電流




Figure 60.
ターンオン時間
ターンオフ時間
スルーレート (オン)
スルーレート (オフ)
RX 出力ディレイ時間
KIO 出力ディレイ時間




Figure 61.
出力クランプ電圧




Figure 62.
過電流検出値
過電流検出時間
KIO 過電流検出値

測定回路図 - 続き




Figure 63.
負荷オープン検出検知電圧
負荷オープン検出解除電圧




Figure 64.
出力天絡検出検知電圧
出力天絡検出解除電圧






Figure 65.
KIO ローレベル出力電圧


タイミングチャート



K-LINE タイミングチャート



誘導性負荷使用時出力波形



SPI 仕様について

・SPI 概要


CSB = H 時

SO 端子は High-Z となります。

CSB = L 時


SCLK の立ち上がりエッジで SO に出力します。

SCLK の立ち下がりエッジで SI をレジスタに取り込みます。



・SPI プロトコル


SPI アクセスに対する SO のレスポンスは、下図のように、次の SPI アクセス時に返答します。



・RE = 0 でのアクセス時と RE = 1 でのアクセス時のレスポンス


RE = 0 でのアクセス時は、"Standard Diagnostic"を返答します。

RE = 1 でのアクセス時は、指定されたレジスタの値を返答します。



SPI 仕様について – 続き

・ SPI タイミングチャート



項目	記号	最小	標準	最大	単位
SCLK 周波数	f_{SCLK}	0	—	5	MHz
SCLK 周期	$t_{SCLK(P)}$	200	—	—	ns
SCLK High Time	$t_{SCLK(H)}$	50	—	—	ns
SCLK Low Time	$t_{SCLK(L)}$	50	—	—	ns
SCLK Setup Time	$t_{SCLK(su)}$	50	—	—	ns
SCLK Hold Time	$t_{SCLK(hd)}$	50	—	—	ns
CSB Lead Time	$t_{CSB(lead)}$	250	—	—	ns
CSB Lag Time	$t_{CSB(lag)}$	250	—	—	ns
Transfer Delay Time	$t_{CSB(td)}$	250	—	—	ns
Data Setup Time	$t_{SI(su)}$	20	—	—	ns
Data Hold Time	$t_{SI(hd)}$	20	—	—	ns
SPI Output Enable Time ^(Note 1)	$t_{SO(en)}$	—	—	200	ns
SPI Output Disable Time ^(Note 1)	$t_{SO(dis)}$	—	—	250	ns
SPI Output Data Delay Time ^{(Note 1) (Note 2)}	$t_{SO(dd)}$	—	—	100	ns
ERR Output Through Delay Time ^(Note 1)	$t_{SO(td)}$	—	—	200	ns

(Note 1) 全数測定はしておりません。

(Note 2) SO 端子容量 = 20 pF

SPI 仕様について – 続き

・ SI 端子データ構造

Bit[15]	Bit[14]	Bit[13]	Bit[12]	Bit[11]	Bit[10]	Bit[9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
RE	WE	Address					TEST	Data							

RE

- 0: 次回 SPI アクセス時、SO 端子は"Standard Diagnostic"を出力
- 1: 次回 SPI アクセス時、SO 端子は Address で指定されたレジスタ値を出力

WE

- 0: Write しない
- 1: Write する

TEST

- 必ず 0 を設定してください

Data

- WE = 1 のとき、Data に"0"、もしくは"1"を書き込むことで各種設定を有効にします。
- 詳細はレジスタマップを参照してください。

- ・ "Standard Diagnostic" (前回の SPI アクセスで RE = 0 設定時)

初期値 0x4000

Bit[15]	Bit[14]	Bit[13]	Bit[12]	Bit[11]	Bit[10]	Bit[9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
0	INIT	0	0	0	TER	0	TSD KLINE	OLD3	OLD2	OLD1	ERR5	ERR4	ERR3	ERR2	ERR1

INIT

- 0: 正常 (電源投入後、2 回目以降の SPI アクセス)
- 1: 電源投入後、1 回目の SPI アクセス

TER

- 0: 正常
- 1: SPI 通信エラー
- CSB の Low 区間に SCLK の High パルス入力 (16 回 + 8 x m、m は 0 以上の整数) 以外の場合、通信エラーと判定します。

TSDKLINE

- 0: 正常
- 1: K-LINE 部の過熱保護
- 一度検出するとラッチします。"Standard Diagnostic"をリードアクセスすることでクリアされます。

DIAG_OLDn (n は ch 番号を表します)

- 0: 正常
- 1: OUT1, OUT2, OUT3 の負荷オープン検出
- 一度検出するとラッチします。"Standard Diagnostic"をリードアクセスすることでクリアされます。

ERRn (n は ch 番号を表します)

- 0: 正常
- 1: OUTn の過電流保護、過熱保護、出力天絡検出 (OUT1, OUT2, OUT3 のみ) のいずれかを検出 (DIAG_OCPn、DIAG_TSDn、DIAG_OFDn の論理和)

- ・ SO 出力データ構造 (前回の SPI アクセスで RE = 1 設定時)

Bit[15]	Bit[14]	Bit[13]	Bit[12]	Bit[11]	Bit[10]	Bit[9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
1	WE	Address					ERR _{ALL}	Data							

WE, Address

- 前回の SPI アクセス時に設定した WE、Address の値を出力

ERR_{ALL}

- 少なくとも 1 つのチャンネルで負荷オープン検出、出力天絡検出、過電流保護、過熱保護のいずれかを検出した場合 1 を出力 (全チャンネルの DIAG_OLDn、DIAG_OFDn、DIAG_OCPn、DIAG_TSDn 及び DIAG_TSD_KLINE の論理和)

Data

- 前回の SPI アクセス時に設定した Address のレジスタ値を出力

レジスタマップ

Register Name	Register Access	Address	TEST	Data								Initial
		Bit[13:9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]	
OUTCTRL	R/W	0x00	0	0	0	0	OUTCTRL5	OUTCTRL4	OUTCTRL3	OUTCTRL2	0	0x00
STATUS_IN	RO	0x06	0	0	0	0	0	0	0	0	STATUS_IN1	0x00
DIAG_OUT32	RO	0x0A	0	0	DIAG_OFD3	DIAG_OCP3	DIAG_TSD3	0	DIAG_OFD2	DIAG_OCP2	DIAG_TSD2	0x00
DIAG_OUT541	RO	0x0B	0	DIAG_OCP5	DIAG_TSD5	DIAG_OCP4	DIAG_TSD4	0	DIAG_OFD1	DIAG_OCP1	DIAG_TSD1	0x00
HWCR	WO	0x0C	0	0	RST	0	0	0	0	0	0	0x00
T_TESTMODE	WO	0x1E	1	0	0	0	0	0	0	0	TESTMODE	0x00


Register Name	Register Access	Address	Data の説明
OUTCTRL	Read / Write	0x00h	OUTCTRLn ビット (n は ch 番号を表します) '0': OUTn オフ設定 '1': OUTn オン設定
STATUS_IN	Read Only	0x06h	STATUS_IN1 ビット '0': IN1 端子 L 入力、OUT1 オフ設定 '1': IN1 端子 H 入力、OUT1 オン設定
DIAG_OUT32 DIAG_OUT541	Read Only	0x0Ah 0x0Bh	OUT1 ~ OUT5 のエラーフラグを読み出します。 DIAG_OFDn ビット '0': 正常 '1': 出力天絡検出 一度検出するとラッチします。 DIAG_OFDn ヘリードアクセスすることでクリアされます。 DIAG_OCPn ビット '0': 正常 '1': 過電流保護検出 過熱保護と同時に過電流保護を検出する、もしくは一定時間、過電流保護を検出し続けるとラッチします。 DIAG_OCPn ヘリードアクセスすることでクリアされます。 OUT2 ~ OUT5 で過電流保護が検出された場合、対応するチャンネルの OUTCTRLn ビットが'0'にクリアされ、出力がオフします。DIAG_OCPn をクリア後、再度 OUTCTRLn を'1'に設定することで OUTn がオンします。 DIAG_TSDn ビット '0': 正常 '1': 過熱保護検出 一度検出するとラッチします。 DIAG_TSDn ヘリードアクセスすることでクリアされます。
HWCR	Write Only	0x0Ch	RST '0': 通常 '1': ハードウェアリセット (オートクリア)
T_TESTMODE	Write Only	0x1Eh	TESTMODE '0': 通常 '1': テストモード IN 端子が 5.6 V (Min) 以上の状態で、このレジスタに'1'を書き込むとテストモードに入るため、このレジスタにはアクセスしないでください。

保護機能について


保護機能		検出・解除条件			出力の挙動
ローサイドスイッチ	過電流保護	検出条件	OUT1	2 A (Min)	電流制限
			OUT2 OUT3	2 A (Min)	電流制限状態が 45 μ s (Typ) 経過した後、出力ラッチ
			OUT4 OUT5	0.5 A (Min)	電流制限状態が 45 μ s (Typ) 経過した後、出力ラッチ
		解除条件	OUT1	2 A (Min) 以下 (自動復帰)	通常動作
			OUT2 OUT3	DIAG_OUT32 ヘリッドアクセス後、OUTCTRL2、もしくは OUTCTRL3 に '1' をライト	出力ラッチ 解除
			OUT4 OUT5	DIAG_OUT541 ヘリッドアクセス後、OUTCTRL4、もしくは OUTCTRL5 に '1' をライト	出力ラッチ 解除
	過熱保護	検出条件	$T_j \geq 150\text{ }^{\circ}\text{C}$ (Min)		出力停止
		解除条件	$T_j \leq 125\text{ }^{\circ}\text{C}$ (Min)		通常動作
	負荷オープン検出 (OUT1~3 のみ対応)	検出条件	出力オフ状態、かつ出力電圧 2.0 V (Typ) 以下		通常動作
		解除条件	出力オフ状態、かつ出力電圧 2.5 V (Typ) 以上		通常動作
	出力天絡検出 (OUT1~3 のみ対応)	検出条件	出力オン状態、かつ出力電圧 2.5 V (Typ) 以上		通常動作
		解除条件	出力オン状態、かつ出力電圧 2.0 V (Typ) 以下		通常動作
LDO	過電流保護	検出条件	$I_{V50} \geq 250\text{ mA}$ (Min)		-
		解除条件	$I_{V50} < 250\text{ mA}$ (Min)		-
	過熱保護	検出条件	$T_j \geq 150\text{ }^{\circ}\text{C}$ (Min)		LDO 出力停止
		解除条件	$T_j \leq 125\text{ }^{\circ}\text{C}$ (Min)		通常動作
	パワーオンリセット	検出条件	$V_{50} \leq 3.0\text{ V}$ (Min)		ローサイド出力停止 KIO 出力停止
		解除条件	$V_{50} \geq 4.0\text{ V}$ (Min)		通常動作
K-LINE	KIO 過電流保護	検出条件	出力電流 40 mA (Min)		電流制限
		解除条件	出力電流 40 mA (Min) 以下		通常動作
	過熱保護	検出条件	$T_j \geq 150\text{ }^{\circ}\text{C}$ (Min)		KIO 出力停止
		解除条件	$T_j \leq 125\text{ }^{\circ}\text{C}$ (Min)		通常動作

過電流保護

ローサイド出力に過電流検出値以上の電流が流れると過電流保護がかかり、エラーフラグ (DIAG_OCPn) が出力されます。OUT1 については過電流保護がかかると出力に流れる電流を制限します。




OUT2 ~ OUT5 については過電流保護がかかると出力をオフします。このとき OUTCTRLn は'0'になります。DIAG_OCPn へリードアクセスすることでエラーフラグはクリアされ、OUTCTRLn を'1'に設定することで出力をオンすることができます。




過熱保護

Tj が 150 °C (Min) 以上になるとローサイド出力、LDO 出力、KIO 出力をオフします。Tj が 125 °C (Min) 以下になると復帰します。



負荷オープン検出 (OLD)




OUT1, OUT2, OUT3 は負荷オープン検出 (OLD) 機能を持っています。OUT に出力流入電流 I_{OLD} を流し、負荷 R_L が増加すると出力電圧 V_{OUT} は低下し、 $V_{OLD(ON)}$ 以下になると負荷オープン検出状態となり、エラーフラグが出力されます。


OLD を検出する R_L の値は以下の式より求められます。

$$R_L \geq \frac{V_{BAT} - V_{OLD(ON)}}{I_{OLD}}$$


V_{BAT} : バッテリー電圧
 $V_{OLD(ON)}$: 負荷オープン検出電圧 3.1 V (Max)
 I_{OLD} : オープン検出動作時出力流入電流 90 μ A (Max)




出力天絡検出 (OFD)



OUT1, OUT2, OUT3 は出力天絡検出 (OFD) 機能を持っています。
出力トランジスタオン時において、OUT1 ~ OUT3 の出力電圧が $V_{OFD(ON)}$ を上回ると、天絡検出状態となり、エラーフラグが出力されます。



応用回路例



アプリケーション部品選定方法

Symbol	Value	Purpose
R _{IN1} , R _{CSB} , R _{SI} , R _{SCLK} , R _{SO}	1 kΩ	負電圧サージに対するマイコン保護用の抵抗
R _{RX} , R _{TX}	1 kΩ	負電圧サージに対するマイコン保護用の抵抗
R _{KIO}	480 Ω	KIO プルアップ抵抗
C _{VX}	0.1 μF	電源ライン上のノイズ除去用のコンデンサ ^(Note 1)
C _{VS}	0.1 μF	電源ライン上のノイズ除去用のコンデンサ ^(Note 1)
C _{V50}	220 μF	LDO 出力コンデンサ ^{(Note 1)(Note 2)}
C _{V502}	0.1 μF	LDO 出力コンデンサ ^{(Note 1)(Note 3)}
Z _{OUT1}	-	誘導性負荷 OFF 時の逆起エネルギー吸収用のツェナーダイオード ^(Note 4)







(Note 1) VX と PGND 間、VS と AGND 間、V50 と AGND 間のなるべくピンに近い位置にコンデンサを入れることを推奨いたします。

(Note 2) 出力を安定化させるため、大容量のコンデンサを接続してください。

(Note 3) C_{V50} に ESR が 1 Ω 以上のコンデンサを使用される場合は並列にセラミック・コンデンサ(C_{V502})を入れてください。

(Note 4) 本製品のアクティブクランプ耐量値を超えるような誘導性負荷を駆動される場合に接続してください。OUT2 ~ OUT5についても同様です。

入出力等価回路図

端子番号	端子名	入出力等価回路図
1	VS	
2	IN1	
3	V5O	
4	AGND	-
5	CSB	
6	SCLK	
7	SI	
8	SO	

入出力等価回路図 – 続き

端子番号	端子名	入出力等価回路図
9	RX	
10	TX	
11	KIO	
12	VX	
13	OUT5	
14	OUT4	
15	OUT3	
16	PGND	
17	OUT2	
18	OUT1	
19	OUT1	
20	PGND	

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターン設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入出力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、 $GND > (\text{端子 A})$ の時、トランジスタ (NPN) では $GND > (\text{端子 B})$ の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、 $GND > (\text{端子 B})$ の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 66. モノリシック IC 構造例

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ、定数を決定してください。

12. 過熱保護機能について

IC を熱破壊から防ぐための過熱保護機能を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、過熱保護機能が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、過熱保護機能は絶対最大定格を超えた状態での動作となりますので、過熱保護機能を使用したセット設計などは、絶対に避けてください。

13. 過電流保護機能について

出力には電流能力に応じた過電流保護機能が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護機能は突発的な事故による破壊防止に有効なもので、連続的な保護機能動作、過渡時でのご使用に対応するものではありません。

14. アクティブクランプ動作について

本 IC は誘導性負荷を OFF した時に生じる逆起エネルギー E_L を IC で吸収するためのアクティブクランプ機能を内蔵しています。アクティブクランプ動作時、過熱保護機能は動作しません。誘導性負荷を駆動する場合は、逆起エネルギー E_L がアクティブクランプ耐量 E_{AS} (Figure 1.2.) 以下となるように負荷を決定してください。

使用上の注意 — 続き

15. 電源急峻変動について

電源端子 (VS) の電圧が急峻に立ち下がる場合、Figure 67. に示すように一時的に出力端子 (OUT) が OFF する場合があります。電源端子が急峻に立ち下がるのが想定されるセットの場合、Figure 68. に示す推奨使用範囲に収まるように、電源-グラウンド端子間にコンデンサを挿入するなどの対策を施してください。




Figure 67. 電源急峻変動時の出力 OFF 動作




Figure 68. 推奨使用範囲

16. GND 端子の接続について

すべての GND 端子を接地してください。


17. 同一端子の接続について

すべての OUT1 端子を同一のノードに接続してください。

発注形名情報

B D 5 L L 2 0 A E F V											-	CE 2		
5: 5ch L: ローサイドスイッチ											パッケージ EFV: HTSSOP-B20		製品ランク C: 車載ランク製品 包装、フォーミング仕様 E2: リール状エンボステーピング	

標印図



外形寸法図と包装・フォーミング仕様

Package Name

HTSSOP-B20

Top view dimensions: 6.5 ± 0.1 (Max 6.85 include BURR), 4.0, 6.4 ± 0.2, 4.4 ± 0.1, 20, 11, 1, 10, 0.325, (2.4).

Side view dimensions: 1.0 MAX, 0.85 ± 0.05, 0.08 ± 0.05, 0.65, 0.24 ^{+0.05}/_{-0.04}, 0.08 S.

Detail view dimensions: 0.5 ± 0.15, 1.0 ± 0.2, 0.17 ^{+0.05}/_{-0.03}.

(UNIT : mm)

PKG : HTSSOP-B20

Drawing No. EX192-5002

<包装形態、包装数量、包装方向>

包装形態	エンボステーピング
包装数量	2500pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに、製品の1番ピンが左上にくる方向。)

Reel

Pocket Quadrants

Direction of feed

改訂履歴

日付	版	変更内容
2023.1.13	001	新規作成

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。