

車載 IPD シリーズ

8ch ローサイドスイッチ

BD8LD650EFV-C

概要

BD8LD650EFV-C は車載/産業機器用の SPI 入力 8ch ローサイドスイッチです。負荷オープン検出機能、出力地絡検出機能、過電流保護機能、過熱保護機能、アクティブクランプ機能を内蔵しています。

特長

- AEC-Q100 対応 (Note 1)
 - 制御部 (CMOS) とパワー MOS FET を 1 チップに組み込んだモノリシックパワー IC
 - 16 bit SPI コマンドより各 ch の制御 / 異常検出可能
 - 負荷オープン検出機能 (OLD) 内蔵
 - 出力地絡検出機能 (SGD) 内蔵
 - 過電流保護機能 (OCP) 内蔵
 - 過熱保護機能 (TSD) 内蔵
 - アクティブクランプ機能内蔵
 - シンクロモード内蔵
 - Limp Home モード内蔵
 - 表面実装の HTSSOP-B20 パッケージ
- (Note 1) Grade 1

用途

- 抵抗性負荷、誘導性負荷駆動用

重要特性


- 入力電圧範囲 VDD : 4.0 V ~ 5.5 V
- 入力電圧範囲 VDDIO : 3.0 V ~ 5.5 V
- オン抵抗 : 650 mΩ (Typ)
- 過電流検出値 : 0.5 A / 1.0 A (Min)
- アクティブクランプ耐量 : 125 mJ
- 動作温度範囲 Tj : -40 °C ~ +150 °C

パッケージ


HTSSOP-B20

W (Typ) x D (Typ) x H (Max)

6.5 mm x 6.4 mm x 1.0 mm




基本アプリケーション回路



目次

概要	1
特長	1
用途	1
重要特性	1
パッケージ	1
基本アプリケーション回路	1
目次	2
端子配置図	3
端子説明	3
定義	4
ブロック図	4
絶対最大定格	5
熱抵抗	6
推奨動作条件	10
電気的特性	10
特性データ	12
測定回路図	23
タイミングチャート	25
シンクロモードについて	27
Limp Home モードについて	28
SPI 仕様について	29
レジスタマップ	33
過電流保護について	35
過熱保護について	36
負荷オープン検出 (OLD) について	37
出力天絡検出 (OFD) について	38
出力地絡検出 (SGD) について	39
応用回路例	41
アプリケーション部品選定方法	41
入出力等価回路図	42
使用上の注意	43
発注形名情報	46
標印図	46
外形寸法図と包装・フォーミング仕様	47
改訂履歴	48

端子配置図




端子説明


端子番号	端子名	機能
1	IDLE	Limp Home モード制御 内部プルダウン抵抗を介して GND へ接続されています。
2	CSB	SPI イネーブル 内部プルアップ抵抗を介して VDDIO へ接続されています。
3	SCLK	シリアルクロック入力 内部プルダウン抵抗を介して GND へ接続されています。
4	SI	シリアルデータ入力 内部プルダウン抵抗を介して GND へ接続されています。
5	SO	シリアルデータ出力
6	GND	GND
7	OUT1	ch1 出力
8	OUT2	ch2 出力
9	OUT5	ch5 出力
10	OUT6	ch6 出力
11	OUT8	ch8 出力
12	OUT7	ch7 出力
13	OUT4	ch4 出力
14	OUT3	ch3 出力
15	GND	GND
16	IN65	ch5, ch6 制御 ^(Note 1) 内部プルダウン抵抗を介して GND へ接続されています。
17	IN43	ch3, ch4 制御 ^(Note 1) 内部プルダウン抵抗を介して GND へ接続されています。
18	IN21	ch1, ch2 制御 ^(Note 1) 内部プルダウン抵抗を介して GND へ接続されています。
19	VDD	アナログ電源
20	VDDIO	デジタル電源
-	EXP-PAD	EXP-PAD は GND に接続してください

(Note 1) SPI より DIRCTRL レジスタにアクセスすることで制御する ch を変更可能です。

定義



ブロック図



絶対最大定格 (Tj = 25 °C)

項目	記号	定格	単位
VDDIO, VDD 電源電圧	V _{DDIO} , V _{DD}	-0.3 ~ +7	V
出力電圧 (パワーMOS 出力)	V _{OUT1-8}	-0.3 ~ (内部制限) ^(Note 1)	V
出力電流 (パワーMOS 出力)	I _{OUT1-8}	(内部制限) ^(Note 2)	A
出力電圧 (SPI)	V _{SO}	-0.3 ~ +7	V
入力電圧 (IDLE)	V _{IDLE}	-0.3 ~ +7	V
入力電圧 (SPI)	V _{CSB} , V _{SCLK} , V _{SI}	-0.3 ~ +7	V
入力電圧 (IN65, IN43, IN21)	V _{IN65} , V _{IN43} , V _{IN21}	-0.3 ~ +7	V
保存温度範囲	T _{stg}	-55 ~ +150	°C
最高接合部温度	T _{jmax}	150	°C
アクティブクランプ耐量 (Single Pulse) Tj(START) = 25 °C, I _{OUT1-8} (START) = 0.4 A	E _{AS1-8} (25 °C)	125	mJ
アクティブクランプ耐量 (Single Pulse) ^(Note 3) Tj(START) = 150 °C, I _{OUT1-8} (START) = 0.4 A	E _{AS1-8} (150 °C)	25	mJ
アクティブクランプ耐量 (Single Pulse) ^(Note 3) Tj(START) = 25 °C, I _{OUT1-8} (START) = 0.8 A, シンクロモード	E _{S, AS1-8} (25 °C)	57	mJ
アクティブクランプ耐量 (Single Pulse) ^(Note 3) Tj(START) = 150 °C, I _{OUT1-8} (START) = 0.8 A, シンクロモード	E _{S, AS1-8} (150 °C)	19	mJ
アクティブクランプ耐量 (Repetitive) ^{(Note 3)(Note 4)} Tj(START) = 125 °C, I _{OUT} (START) = 0.2 A	E _{AR} (125 °C)	12	mJ
アクティブクランプ耐量 (Repetitive) ^{(Note 3)(Note 4)} Tj(START) = 125 °C, I _{OUT} (START) = 0.4 A, シンクロモード	E _{S, AR} (125 °C)	9	mJ

(Note 1) アクティブクランプ機能により制限されます。

(Note 2) 過電流保護機能により制限されます。過電流検出値は 2 段階の調整が可能です。

(Note 3) 全数測定はしていません。

(Note 4) 2M cycles, 全 ch 印加

注意 1: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただくようご検討をお願いします。

注意 2: 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

注意 3: 誘導性負荷を OFF した時、下記式で定義される逆起エネルギー E_L が生じます。

$$E_L = \frac{1}{2} L I_{OUT(START)}^2 \times \left(1 - \frac{V_{BAT}}{V_{BAT} - V_{OUT(CL)}} \right)$$

L: 誘導性負荷のインダクタンス値

I_{OUT(START)}: 誘導性負荷がオフになった瞬間の誘導性負荷に流れる電流

V_{OUT(CL)}: 出カクランプ電圧

本 IC は誘導性負荷をオフした時に生じる逆起エネルギーを IC で吸収するためのアクティブクランプ機能を内蔵しています。アクティブクランプ動作時、過熱保護機能は動作しません。誘導性負荷を駆動する場合は、逆起エネルギー E_L がアクティブクランプ耐量 E_{AS}(Figure 1.)、E_{S,AS}(Figure 2.) 以下となるように負荷を決定してください。




Figure 1. Active Clamp Energy (Single Pulse) vs Output Current




Figure 2. Active Clamp Energy (Single Pulse) シンクロモード vs Output Current

熱抵抗 (Note 1)

項目	記号	標準	単位	条件
HTSSOP-B20				
ジャンクション—周囲温度間熱抵抗	θ_{JA}	96.6	°C/W	1s (Note 2)
		35.1	°C/W	2s (Note 3)
		24.5	°C/W	2s2p (Note 4)

(Note 1) JESD51-2A(Still-Air)に準拠。

(Note 2) JESD51-3 準拠 FR4 114.3 mm × 76.2 mm × 1.57 mm 1層 (1s)

(表層銅箔：ローム推奨 Footprint + 測定用配線、銅箔厚 2 oz)

(Note 3) JESD51-5 準拠 FR4 114.3 mm × 76.2 mm × 1.60 mm 2層 (2s)

(表層銅箔：ローム推奨 Footprint + 測定用配線、裏層銅箔面積：74.2 mm × 74.2 mm、銅箔厚 (表裏層) 2 oz)

(Note 4) JESD51-5/-7 準拠 FR4 114.3 mm × 76.2 mm × 1.60 mm 4層 (2s2p)

(表層銅箔：ローム推奨 Footprint + 測定用配線/2層、3層、裏層銅箔面積：74.2 mm × 74.2 mm、銅箔厚 (表裏層/内層) 2 oz/1 oz)

■ PCB レイアウト 1層 (1s)




Figure 3. PCB レイアウト 1層 (1s)

Dimension	Value
Board Finish Thickness	1.57 mm ± 10 %
Board Dimension	76.2 mm x 114.3 mm
Board Material	FR4
Copper Thickness (Top Layer)	0.070 mm (Cu: 2 oz)
Copper Foil Area Dimension	Footprint/100 mm ² /600 mm ² /1200 mm ²

熱抵抗 — 続き

■ PCB レイアウト 2層 (2s)




Figure 4. PCB レイアウト 2層 (2s)

Dimension	Value
Board Finish Thickness	1.60 mm ± 10 %
Board Dimension	76.2 mm x 114.3 mm
Board Material	FR4
Copper Thickness (Top/Bottom Layers)	0.070 mm (Cu + メッキ)
Thermal Vias Separation/Diameter	1.2 mm/0.3 mm

熱抵抗 — 続き

■ PCB レイアウト 4層 (2s2p)




Figure 5. PCB レイアウト 4層 (2s2p)

Dimension	Value
Board Finish Thickness	1.60 mm ± 10 %
Board Dimension	76.2 mm x 114.3 mm
Board Material	FR4
Copper Thickness (Top/Bottom Layers)	0.070 mm (Cu + メッキ)
Copper Thickness (Inner Layers)	0.035 mm
Thermal Vias Separation/Diameter	1.2 mm/0.3 mm

熱抵抗 — 続き

■ 過渡熱抵抗 (Single Pulse)




Figure 6. 過渡熱抵抗

■ 熱抵抗 (θJA VS 銅箔面積 1s)




Figure 7. 熱抵抗

推奨動作条件

項目	記号	最小	標準	最大	単位
VDD 動作電圧	V _{DD}	4.0	5.0	5.5	V
VDDIO 動作電圧	V _{DDIO}	3.0	5.0	5.5	V
動作温度	T _{opr}	-40	+25	+150	°C

電气的特性 (特に指定のない限り V_{DD} = 4.0 V ~ 5.5 V, V_{DDIO} = 3.0 V ~ 5.5 V, T_j = -40 °C ~ +150 °C)

項目	記号	最小	標準	最大	単位	条件
電源部						
VDD スタンバイ電流	I _{VDDS}	-	0	20	μA	V _{IDLE} = 0 V V _{IN21} , V _{IN43} , V _{IN65} = 0 V
VDDIO スタンバイ電流	I _{VDDIOS}	-	0	20	μA	V _{IDLE} = 0 V V _{IN21} , V _{IN43} , V _{IN65} = 0 V
VDD 動作電流	I _{VDD}	-	1.2	2.4	mA	V _{IDLE} = 5 V V _{IN21} , V _{IN43} , V _{IN65} = 5 V OUTCTRLn[7:0] = FF (Note 1)
VDDIO 動作電流	I _{VDDIO}	-	30	150	μA	V _{IDLE} = 5 V V _{IN21} , V _{IN43} , V _{IN65} = 5 V OUTCTRLn[7:0] = FF (Note 1)
VDD パワーオンリセット閾値電圧	V _{PORA}	-	-	4.0	V	
VDDIO パワーオンリセット閾値電圧	V _{PORD}	-	-	2.7	V	
入力部 (IDLE, CSB, SCLK, SI, IN21, IN43, IN65)						
ローレベル入力電圧	V _{IL}	0	-	V _{DDIO} × 0.2	V	
ハイレベル入力電圧	V _{IH}	V _{DDIO} × 0.7	-	V _{DDIO}	V	
入力ヒステリシス電圧	V _{HYS}	0.25	0.45	0.65	V	
ローレベル入力電流 1 (CSB 以外)	I _{IL1}	-10	0	+10	μA	V _{IDLE} , V _{SCLK} , V _{SI} , V _{IN21} , V _{IN43} , V _{IN65} = 0 V
ローレベル入力電流 2 (CSB)	I _{IL2}	-100	-50	-25	μA	V _{CSB} = 0 V
ハイレベル入力電流 1 (CSB 以外)	I _{IH1}	25	50	100	μA	V _{IDLE} , V _{SCLK} , V _{SI} , V _{IN21} , V _{IN43} , V _{IN65} = 5 V
ハイレベル入力電流 2 (CSB)	I _{IH2}	-10	0	+10	μA	V _{CSB} = 5 V
出力部 (SO)						
ローレベル出力電圧	V _{OL}	0	0.15	0.45	V	I _{SO} = 1 mA
ハイレベル出力電圧	V _{OH}	V _{DDIO} - 0.45	V _{DDIO} - 0.15	-	V	I _{SO} = -1 mA
シリアルアウト出力リーク電流	I _{SO}	-5	0	+5	μA	V _{SO} = 0 V / 5.5 V
パワーMOS 出力						
出力オン抵抗	R _{DS(ON)}	-	650	800	mΩ	V _{DD} = 5 V I _{OUT} = 0.2 A, T _j = 25 °C
		-	1200	1500	mΩ	V _{DD} = 5 V I _{OUT} = 0.2 A, T _j = 150 °C
出力リーク電流	I _{OUT(L)}	-	0	1	μA	V _{OUT} = 30 V, T _j = 25 °C
		-	0.15	2.00	μA	V _{OUT} = 30 V, T _j = 150 °C
出カクランプ電圧	V _{CL}	37	41	45	V	I _{OUT} = 1 mA, 出力オフ時

(Note 1) SPI 制御にて設定します。詳細はレジスタマップに記載しています。n は ch 番号を表します。

電気的特性 - 続き (特に指定のない限り $V_{DD} = 4.0\text{ V} \sim 5.5\text{ V}$, $V_{DDIO} = 3.0\text{ V} \sim 5.5\text{ V}$, $T_j = -40\text{ }^\circ\text{C} \sim +150\text{ }^\circ\text{C}$)

項目	記号	最小	標準	最大	単位	条件
[パワーMOS出力]						
ターンオン時間 1	t_{ON1}	-	-	50	μs	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 00$ ^(Note 1)
ターンオフ時間 1	t_{OFF1}	-	-	50	μs	
ターンオン時間 2	t_{ON2}	-	-	200	μs	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 10$ ^(Note 1)
ターンオフ時間 2	t_{OFF2}	-	-	200	μs	
ターンオン時間 3	t_{ON3}	-	-	25	μs	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 01$ ^(Note 1)
ターンオフ時間 3	t_{OFF3}	-	-	25	μs	
スルーレート (オン) 1	SR_{ON1}	0.50	1.00	1.50	$\text{V}/\mu\text{s}$	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 00$ ^(Note 1)
スルーレート (オフ) 1	SR_{OFF1}	0.50	1.00	1.50	$\text{V}/\mu\text{s}$	
スルーレート (オン) 2	SR_{ON2}	0.10	0.30	0.50	$\text{V}/\mu\text{s}$	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 10$ ^(Note 1)
スルーレート (オフ) 2	SR_{OFF2}	0.10	0.30	0.50	$\text{V}/\mu\text{s}$	
スルーレート (オン) 3	SR_{ON3}	1.35	2.25	3.15	$\text{V}/\mu\text{s}$	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 01$ ^(Note 1)
スルーレート (オフ) 3	SR_{OFF3}	1.35	2.25	3.15	$\text{V}/\mu\text{s}$	
PWM 出力範囲	f_{PWM}	-	-	5	kHz	$R_L = 60\ \Omega$, $V_{IDLE} = 5\text{ V}$, $V_{BAT} = 12\text{ V}$, $SRCTRLn[1:0] = 00$ ^(Note 1)
[過電流保護]						
過電流検出値 1	I_{OCP1}	0.50	0.85	1.30	A	$OCPCTRLn = '0'$ ^(Note 1)
過電流検出値 2	I_{OCP2}	1.00	1.70	2.40	A	$OCPCTRLn = '1'$ ^(Note 1)
過電流検出時 出力オフ時間	t_{OCP_OFF}	0.4	1.0	1.9	ms	$OCPCTRLn = '0' / '1'$ ^(Note 1)
過電流検出時間	t_{OCP_DET}	2.3	-	-	μs	$OCPCTRLn = '0' / '1'$ ^(Note 1)
[負荷オープン検出]						
負荷オープン検出検知電圧	V_{OLD_DET}	1.2	2.2	3.2	V	$DIAG_OLD/OFDn = '1'$ ^(Note 1)
負荷オープン検出解除電圧	V_{OLD_REL}	1.6	2.6	3.6	V	出力オフ時
負荷オープン検出動作時出力流入電流	I_{OLD}	15	40	90	μA	$V_{OUT} = 12\text{ V}$
[出力天絡検出]						
出力天絡検出検知電圧	V_{OFD_DET}	1.6	2.6	3.6	V	$DIAG_OLD/OFDn = '1'$ ^(Note 1)
出力天絡検出解除電圧	V_{OFD_REL}	1.2	2.2	3.2	V	出力オン時
[出力地絡検出]						
出力地絡検出検知電圧	V_{SGD_DET}	0.3	1.0	1.5	V	$DIAG_SGDn = '1'$ ^(Note 1)
出力地絡検出解除電圧	V_{SGD_REL}	0.5	1.4	1.9	V	出力オフ時
出力地絡検出動作時出力流出電流	I_{SGD}	-40	-25	-10	μA	$V_{OUT} = 0\text{ V}$
[過熱保護]						
過熱保護検出温度 ^(Note 2)	T_{TSD_DET}	150	175	200	$^\circ\text{C}$	
過熱保護ヒステリシス温度 ^(Note 2)	T_{TSD_HYS}	-	15	-	$^\circ\text{C}$	

(Note 1) SPI 制御にて設定します。詳細はレジスタマップに記載しています。n は ch 番号を表します。

(Note 2) 全数測定はしていません。



スイッチングタイム測定波形

Control by IN21 / IN43 / IN65

$$SR_{ON} = (V_{BAT} * 0.8) / T_{FALL}$$

$$SR_{OFF} = (V_{BAT} * 0.8) / T_{RISE}$$

Control by SPI



特性データ

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 8. VDD スタンバイ電流 vs 電源電圧




Figure 9. VDD スタンバイ電流 vs 接合部温度




Figure 10. VDDIO スタンバイ電流 vs 電源電圧




Figure 11. VDDIO スタンバイ電流 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 12. VDD 動作電流 vs 電源電圧




Figure 13. VDD 動作電流 vs 接合部温度




Figure 14. VDDIO 動作電流 vs 電源電圧




Figure 15. VDDIO 動作電流 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 16. VDD/VDDIO パワーオンリセット閾値電圧 vs 接合部温度




Figure 17. ハイ / ローレベル入力電圧 vs 接合部温度




Figure 18. ハイ / ローレベル入力電流 1 vs 接合部温度




Figure 19. ハイ / ローレベル入力電流 2 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 20. SO ローレベル出力電圧 vs 接合部温度




Figure 21. SO ハイレベル出力電圧 vs 接合部温度




Figure 22. シリアルアウト出力リーク電流 vs 接合部温度




Figure 23. 出力オン抵抗 vs 電源電圧

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 24. 出力オン抵抗 vs 接合部温度




Figure 25. 出力リーク電流 vs 出力電圧




Figure 26. 出力リーク電流 vs 接合部温度




Figure 27. 出クランプ電圧 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 28. ターンオン/オフ時間 1 vs 電源電圧




Figure 29. ターンオン/オフ時間 1 vs 接合部温度




Figure 30. スルーレート (オン/オフ) 1 vs 電源電圧




Figure 31. スルーレート (オン/オフ) 1 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 32. ターンオン/オフ時間 2 vs 電源電圧




Figure 33. ターンオン/オフ時間 2 vs 接合部温度




Figure 34. スルーレート (オン/オフ) 2 vs 電源電圧




Figure 35. スルーレート (オン/オフ) 2 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 36. ターンオン/オフ時間 3 vs 電源電圧




Figure 37. ターンオン/オフ時間 3 vs 接合部温度




Figure 38. スルーレート (オン/オフ) 3 vs 電源電圧




Figure 39. スルーレート (オン/オフ) 3 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 40. 過電流検出値 1,2 vs 接合部温度




Figure 41. 過電流検出時出力オフ時間 vs 接合部温度




Figure 42. 負荷オープン検出検知電圧 vs 接合部温度




Figure 43. 負荷オープン検出解除電圧 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 44. 負荷オープン検出動作時出力流入電流 vs 接合部温度




Figure 45. 出力天絡検出検知電圧 vs 接合部温度




Figure 46. 出力天絡検出解除電圧 vs 接合部温度




Figure 47. 出力地絡検出検知電圧 vs 接合部温度

特性データ - 続き

(参考データ) (特に指定のない限り $V_{DD} = 5\text{ V}$, $V_{DDIO} = 5\text{ V}$, $T_j = 25\text{ }^\circ\text{C}$)




Figure 48. 出力地絡検出解除電圧 vs 接合部温度




Figure 49. 出力地絡検出動作時出力流出電流 vs 接合部温度




Figure 50. 過熱保護検出温度 vs 電源電圧

測定回路図




Figure 51. VDD スタンバイ電流
VDDIO スタンバイ電流
ローレベル入力電流 1, 2
出力リーク電流
シリアルアウト出力リーク電流




Figure 52. VDD 動作電流
VDDIO 動作電流
VDD パワーオンリセット閾値電圧
VDDIO パワーオンリセット閾値電圧
過熱保護検出温度
過熱保護ヒステリシス温度




Figure 53. 出力オン抵抗
出カクランプ電圧




Figure 54. SO ハイ/ローレベル出力電圧

測定回路図 - 続き




Figure 55. スルーレート (オン/オフ) 1, 2, 3
ターンオン/オフ時間 1, 2, 3




Figure 56. 負荷オープン検出検知/解除電圧
負荷オープン検出動作時出力流入電流
出力天絡検出検知/解除電圧
出力地絡検出検知/解除電圧
出力地絡検出動作時出力流出電流
過電流検出値 1, 2
過電流検出時 出力オフ時間





Figure 57. ローレベル入力電圧
ハイレベル入力電圧
入力ヒステリシス電圧
ハイレベル入力電流 1, 2

タイミングチャート

電源投入後、IDLE 端子に H を入力して使用する場合のシーケンスを示します。
xx は各入力端子 (21, 43, 65) を表し、n は ch 番号を表します。



(補足) 各記号について

tSETUP: VDDIO、及び VDD がそれぞれ動作電圧に達してから、IDLE に H 入力が可能になるまでの時間

tSPI_START: IDLE に H を入力後、SPI 通信が可能になるまでの時間

tINxx_ON: IDLE に H を入力後、INxx 端子による制御が可能になるまでの時間

tSPI_END: SPI 通信終了後、IDLE に L を入力するまでの時間 (Note 1)

tIDLE_OFF: INxx 端子による制御終了後、IDLE に L を入力するまでの時間

tONn: ターンオン時間

tOFFn: ターンオフ時間


tOFFn_Max: ターンオフ時間 (Max)

tSHUTDOWN: IDLE に L を入力後、VDDIO、及び VDD をオフするまでの時間

(Note 1) SPI でローサイド SW オフ制御を行った場合は tIDLE_OFF 待ってから IDLE に L を入力してください。

タイミングチャート - 続き

VDDIO と IDLE 端子を同時に立ち上げ/立ち下げして使用する場合のシーケンスを示します。
xx は各入力端子 (21, 43, 65) を表し、n は ch 番号を表します。



(補足) 各記号について

t_{SPI_START} : IDLE に H を入力後、SPI 通信が可能になるまでの時間

t_{INxx_ON} : VDD が動作電圧に達してから、INxx 端子による制御が可能になるまでの時間

t_{SPI_END} : SPI 通信終了後、VDD を立ち下げ始める時間 (Note 1)

t_{VDD_OFF} : INxx 端子による制御終了後、VDD を立ち下げ始める時間


t_{ONn} : ターンオン時間

t_{OFFn} : ターンオフ時間

t_{OFFn_Max} : ターンオフ時間 (Max)

(Note 1) SPI でローサイド SW オフ制御を行った場合は t_{VDD_OFF} 待ってから VDD を立ち下げてください。

誘導性負荷使用時出力波形




シンクロモードについて

隣接する2つの出力端子を並列接続して使用できます。OUT1/OUT2、OUT3/OUT4、OUT5/OUT6、OUT7/OUT8の組み合わせで並列接続が可能です。シンクロモードはSPIから設定可能です。詳細はレジスタマップを参照してください。

IN21/IN43/IN65 端子から制御する場合、並列接続した ch は同時に駆動されます。

SPIによる制御は奇数 ch から設定し、偶数 ch の設定は無視されます。例えば OUT1/OUT2 をオンする場合、OUTCTRL レジスタの OUTCTRL1 ビットに"1"を書き込みます。OUTCTRL2 ビットの書き込みは無視されます。

過電流保護、及び過熱保護は並列接続したそれぞれの ch で検出され、どちらか一方が検出されると両方の ch がオフします。保護が検出されたことは SPI から DIAG_OUT4321 か DIAG_OUT8765 レジスタにアクセスすることで読むことが可能です。この時、エラーフラグは奇数 ch から出力され、偶数 ch のエラーフラグは"0"に固定されます。例えば OUT1/OUT2 で過電流保護が検出された場合、DIAG_OUT4321 レジスタの DIAG_OCP1 ビットから"1"が出力され、DIAG_OCP2 ビットは"0"を出力します。




注意: 隣接する2出力の配線インピーダンスに差異があると、ターンオン/ターンオフ、スルーレート、過電流検出値、アクティブクランプ耐量などの特性に影響を与える可能性があります。これを避けるため、ICの出力端子直近をショートすることを推奨します。

Limp Home モードについて

IDLE 端子を L とすると Limp Home モードとなり、低消費電流での動作が可能です。この時、SPI による制御はできませんが、IN21/IN43/IN65 端子によるオン/オフ制御が可能です。制御可能な ch は奇数 ch (1ch, 3ch, 5ch) に限られます。また IDLE 端子が L になるとレジスタはクリアされ、初期値へ戻ります。

以下に Limp Home モード時のタイミングチャートを示します。



(補足) 各記号について

$t_{\text{SETUP(Limp)}}$: VDDIO、及び VDD がそれぞれ動作電圧に達してから、INxx 端子による制御が可能になるまでの時間

$t_{\text{ON1,3,5}}$: ターンオン時間

$t_{\text{OFF1,3,5}}$: ターンオフ時間

$t_{\text{OFF_Max1,3,5}}$: ターンオフ時間 (Max)

$t_{\text{SHUTDOWN(Limp)}}$: INxx をすべて L とした後、VDDIO、及び VDD をオフするまでの時間

SPI 仕様について

SPI 概要


CSB = H 時

SO 端子は High-Z となります。

CSB = L 時


SCLK の立ち上がりエッジで SO に出力します。

SCLK の立ち下がりエッジで SI をレジスタに取り込みます。



SPI プロトコル

SPI アクセスに対する SO のレスポンスは、下図のように、次の SPI アクセス時に返答します。



- ・ RE = 0 でのアクセス時と RE = 1 でのアクセス時のレスポンス
- RE = 0 でのアクセス時は、"Standard diagnostic"を返答します。
- RE = 1 でのアクセス時は、指定されたレジスタの値を返答します。




SPI 仕様について - 続き


Serial Daisy Chain

下図のように、複数のデバイスを接続することができます。

CSB 信号と SCLK 信号は共通の信号を接続します。SI/SO ラインは下図のように、Device 1 の SO を Device 2 の SI に接続することができます。




デバイスを 8 つ接続した場合のタイミングチャートを以下に示します。




Parallel Connection

下図のように、複数のデバイスを Parallel に接続することができます。

SI 信号と SCLK 信号及び SO 信号は共通の信号を接続します。CSB 信号はデバイス毎に別信号が必要となります。




デバイスを 2 つ接続した場合のタイミングチャートを以下に示します。



SPI 仕様について - 続き

SPI タイミングチャート



項目	記号	最小	標準	最大	単位
SCLK 周波数	f_{SCLK}	0	—	5	MHz
SCLK 周期	$t_{SCLK(P)}$	200	—	—	ns
SCLK high time	$t_{SCLK(H)}$	50	—	—	ns
SCLK low time	$t_{SCLK(L)}$	50	—	—	ns
SCLK setup time	$t_{SCLK(su)}$	50	—	—	ns
SCLK hold time	$t_{SCLK(hd)}$	50	—	—	ns
CSB lead time	$t_{CSB(lead)}$	250	—	—	ns
CSB lag time	$t_{CSB(lag)}$	250	—	—	ns
Transfer delay time	$t_{CSB(td)}$	250	—	—	ns
Data setup time	$t_{SI(su)}$	20	—	—	ns
Data hold time	$t_{SI(hd)}$	20	—	—	ns
SPI Output enable time ^(Note 1)	$t_{SO(en)}$	—	—	200	ns
SPI Output disable time ^(Note 1)	$t_{SO(dis)}$	—	—	250	ns
SPI Output Data delay time ^{(Note 1)(Note 2)}	$t_{SO(td)}$	—	—	100	ns
ERR Output Through delay time ^(Note 1)	$t_{SO(td)}$	—	—	200	ns

(Note 1) 全数測定はしていません。

(Note 2) SO 端子容量 = 20 pF

SPI 仕様について - 続き

SI 端子データ構造

Bit[15]	Bit[14]	Bit[13]	Bit[12]	Bit[11]	Bit[10]	Bit[9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
RE	WE	Address					TEST	Data							

RE

0: 次回 SPI アクセス時、SO 端子は"Standard diagnostic"を出力

1: 次回 SPI アクセス時、SO 端子は Address で指定されたレジスタ値を出力

WE

0: Write しない

1: Write する

TEST

必ず 0 を設定してください

Data

WE = 1 のとき、Data に"0"、もしくは"1"を書き込むことで各種設定を有効にします。

詳細はレジスタマップを参照してください。

"Standard diagnostic"(前回の SPI アクセスで RE = 0 設定時)

初期値 0x4000

Bit[15]	Bit[14]	Bit[13]	Bit[12]	Bit[11]	Bit[10]	Bit[9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
0	INIT	0	0	0	TER	0	0	ERR8	ERR7	ERR6	ERR5	ERR4	ERR3	ERR2	ERR1

INIT

0: 正常 (電源投入 or IDLE 端子 = 'L'-'H'後、2 回目以降の SPI アクセス)

1: 電源投入 or IDLE 端子 = 'L'-'H'後、1 回目の SPI アクセス

TER

0: 正常

1: SPI 通信エラー

CSB の Low 区間に SCLK の High パルス入力が (16 回 + 8 x m、m は 0 以上の整数) 以外の場合通信エラーと判定します。

ERRn (n は ch 番号を表します)

0: 正常

1: 対応する ch の過電流保護もしくは過熱保護を検出した時に値をラッチして出力します。保護を検出した ch の DIAG レジスタ (DIAG_OUT4321、もしくは DIAG_OUT8765) をリードすることで値がクリアされます。

SO 出力データ構造 (前回の SPI アクセスで RE = 1 設定時)

Bit[15]	Bit[14]	Bit[13]	Bit[12]	Bit[11]	Bit[10]	Bit[9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]
1	WE	Address					ERR _{ALL}	Data							

WE, Address

前回の SPI アクセス時に設定した WE、Address の値を出力

ERR_{ALL}

少なくとも 1 つの ch で OUT 端子の過電流保護、もしくは過熱保護のいずれかを検出した場合 1 を出力

Data

前回の SPI アクセス時に設定した Address のレジスタ値を出力

レジスタマップ

Register Name	Register Access	Address		Data								Initial
		Bit[13:9]	Bit[8]	Bit[7]	Bit[6]	Bit[5]	Bit[4]	Bit[3]	Bit[2]	Bit[1]	Bit[0]	
OUTCTRL	R/W	0x00	0	OUTCTRL8	OUTCTRL7	OUTCTRL6	OUTCTRL5	OUTCTRL4	OUTCTRL3	OUTCTRL2	OUTCTRL1	0x00
SRCTRL0	R/W	0x01	0	SRCTRL4[1:0]		SRCTRL3[1:0]		SRCTRL2[1:0]		SRCTRL1[1:0]		0x00
SRCTRL1	R/W	0x02	0	SRCTRL8[1:0]		SRCTRL7[1:0]		SRCTRL6[1:0]		SRCTRL5[1:0]		0x00
OCPCTRL	R/W	0x03	0	OCPCTRL8	OCPCTRL7	OCPCTRL6	OCPCTRL5	OCPCTRL4	OCPCTRL3	OCPCTRL2	OCPCTRL1	0x00
DIRCTRL	R/W	0x04	0	0	1	DIRCTRL6	DIRCTRL5	DIRCTRL4	DIRCTRL3	DIRCTRL2	DIRCTRL1	0x55
SYNC	R/W	0x05	0	0	0	0	0	SYNC87	SYNC65	SYNC43	SYNC21	0x00
STATUS_IN	RO	0x06	0	0	0	0	0	0	STATUS_IN65	STATUS_IN43	STATUS_IN21	0x00
DIAG_OLD/OFD	R/W	0x08	0	DIAG_OLD/OFD8	DIAG_OLD/OFD7	DIAG_OLD/OFD6	DIAG_OLD/OFD5	DIAG_OLD/OFD4	DIAG_OLD/OFD3	DIAG_OLD/OFD2	DIAG_OLD/OFD1	0x00
DIAG_SGD	R/W	0x09	0	DIAG_SGD8	DIAG_SGD7	DIAG_SGD6	DIAG_SGD5	DIAG_SGD4	DIAG_SGD3	DIAG_SGD2	DIAG_SGD1	0x00
DIAG_OUT4321	RO	0x0A	0	DIAG_OCP4	DIAG_TSD4	DIAG_OCP3	DIAG_TSD3	DIAG_OCP2	DIAG_TSD2	DIAG_OCP1	DIAG_TSD1	0x00
DIAG_OUT8765	RO	0x0B	0	DIAG_OCP8	DIAG_TSD8	DIAG_OCP7	DIAG_TSD7	DIAG_OCP6	DIAG_TSD6	DIAG_OCP5	DIAG_TSD5	0x00
HWCR	WO	0x0C	0	0	RST	0	0	0	0	0	0	0x00
T_TESTMODE	WO	0x1E	1	0	0	0	0	0	0	0	TESTMODE	0x00

Register Name	Register Access	Address	Dataの説明
OUTCTRL	Read / Write	0x00h	OUTCTRLn ビット (n は ch 番号を表します) '0': OUTn オフ設定 '1': OUTn オン設定
SRCTRL0 SRCTRL1	Read / Write	0x01h 0x02h	SRCTRLn[1:0] ビット '00': スルーレート設定 1.0 V/μs (Typ) '01': スルーレート設定 2.25 V/μs (Typ) '10': スルーレート設定 0.30 V/μs (Typ) '11': '00'と同じ設定になります
OCPCTRL	Read / Write	0x03h	OCPCTRLn ビット '0': 過電流検出値 1 0.85 A (Typ) '1': 過電流検出値 2 1.7 A (Typ)
DIRCTRL	Read / Write	0x04h	DIRCTRLn ビット '0': IN 端子制御無効 '1': IN 端子制御有効
SYNC	Read / Write	0x05h	SYNC21/SYNC43/SYNC65/SYNC87 ビット '0': シンクロモード 無効 '1': シンクロモード 有効
STATUS_IN	Read Only	0x06h	STATUS_IN65 STATUS_IN43/STATUS_IN21 ビット '0': IN87/IN65/IN43/IN21 端子 L 入力 '1': IN87/IN65/IN43/IN21 端子 H 入力
DIAG_OLD/OFD	Read / Write	0x08h	DIAG_OLD/OFDn ビット '0': OLD/OFD 無効 '1': OLD/OFD 有効 OUTn オフ設定時は OLD が有効となり、OUTn オン設定時は OFD が有効になります。もう一度 SPI アクセスを行うと自動的に'0' (無効) に戻ります。 リードアクセス (RE = 1) することで OLD/OFD 結果を読み出します。 負荷オープン検出動作時は以下のように判定されます。 '0': 負荷オープン検出 '1': 正常 出力天絡検出動作時は以下のように判定されます。 '0': 正常 '1': 出力天絡検出 詳細は「 負荷オープン検出について 」、及び「 出力天絡検出について 」に記載しています。


レジスタマップ - 続き

Register Name	Register Access	Address	Data の説明
DIAG_SGD	Read / Write	0x09h	<p>DIAG_SGDn ビット '0': SGD 無効 '1': SGD 有効</p> <p>この機能は OUTn オフ設定の状態で使用します。もう一度 SPI アクセスを行うと自動的に'0' (無効) に戻ります。</p> <p>リードアクセス (RE = 1) することで SGD 結果を読み出します。 '0': 地絡検出 '1': 正常 詳細は「出力地絡検出について」に記載しています。</p>
DIAG_OUT4321	Read Only	0x0Ah	<p>ch1/ch2/ch3/ch4 のエラーフラグを読み出します。 DIAG_TSDn ビット '0': 正常 '1': 過熱保護検出</p> <p>DIAG_OCPn ビット '0': 正常 '1': 過電流保護検出</p> <p>DIAG_OUT4321 アクセス時に自動的に'0'に戻ります。</p>
DIAG_OUT8765	Read Only	0x0Bh	<p>ch5/ch6/ch7/ch8 のエラーフラグを読み出します。 DIAG_TSDn ビット '0': 正常 '1': 過熱保護検出</p> <p>DIAG_OCPn ビット '0': 正常 '1': 過電流保護検出</p> <p>DIAG_OUT8765 アクセス時に自動的に'0'に戻ります。</p>
HWCR	Write Only	0x0Ch	<p>RST '0': 通常 '1': ハードウェアリセット (オートクリア)</p>
T_TESTMODE	Write Only	0x1Eh	<p>TESTMODE '0': 通常 '1': テストモード</p> <p>IDLE 端子が 5.6 V (Min) 以上の状態で、このレジスタに'1'を書き込むとテストモードに入るため、このレジスタにはアクセスしないでください。</p>

過電流保護について


出力に過電流異常が発生した場合、出力をオフします。(図中 A) 出力オフ時間 1 ms (Typ) が経過すると出力はオンに復帰しますが、この時過電流異常が続いていれば出力は再びオフします。(図中 B)
 過電流異常が改善された場合、最後に過電流異常を検出してから出力オフ時間経過後に復帰します。(図中 C)

また、過電流異常が検出されると内部の過電流検出フラグは'1'を出力します。(図中 A') このフラグは SPI リードアクセス、もしくは Standard diagnostic から読み出すことができます。SPI リードアクセスによりフラグを読み出す場合、リードアクセス後、次の SPI アクセスでクリアされます。(図中 D)



(Note 1) 出力のオン/オフ制御信号。IN65, IN43, IN21 端子、もしくは OUT_CTRL レジスタで制御される信号です。


複数 ch で過電流異常が検出された場合、最後に過電流異常を検出した ch を起点として、出力オフ時間は計測されます。例えば、ch1 で過電流異常が検出されてから出力オフ時間が経過する前に ch2 で過電流異常が検出された場合、ch1 の出力オフ時間には ch1 が過電流異常を検出してから ch2 で過電流異常が検出されるまでの時間 t_{SHORT} が加算されます。



過熱保護について


ICのチップ温度が175°C (Typ) 以上になった場合、出力をオフします。(図中 A) その後、チップ温度が160°C (Typ) 以下になると出力は自動でオンに復帰します。(図中 B)

また、過熱保護が検出されると内部の過熱検出フラグは'1'を出力します。(図中 A) このフラグはSPI リードアクセス、もしくは Standard diagnostic から読み出すことができます。SPI リードアクセスによりフラグを読み出す場合、リードアクセス後、次のSPI アクセスでクリアされます。(図中 C)



(Note 1) 出力のオン/オフ制御信号。IN65, IN43, IN21 端子、もしくは OUT_CTRL レジスタで制御される信号です。

負荷オープン検出 (OLD) について



OLD が有効になると OUT から出力流入電流 I_{OLD} が流れます。負荷 R_L が増加すると出力電圧 V_{OUT} は低下し、 V_{OLD_DET} 以下になると OLD として検出されます。

OLD を検出する R_L の値は以下の式より求められます。


$$R_L \geq \frac{V_{BAT} - V_{OLD_DET}}{I_{OLD}}$$

V_{BAT} : バッテリー電圧

V_{OLD_DET} : 負荷オープン検出電圧 3.2 V (Max)

I_{OLD} : 負荷オープン検出動作時出力流入電流 90 μ A (Max)

出力オフ状態のとき、DIAG_OL_D/OFD レジスタにリード/ライトアクセスする ($RE = 1, WE = 1$) ことで OLD の有効と診断を 1 回の SPI アクセスで行うことが可能です。(図中 B, F) 診断結果は次の SPI アクセス時に SO に出力されます。(図中 D, H) このとき、OLD は無効に戻ります。(図中 D, H) $OUTn$ 電圧が V_{OLD_DET} 以下の場合、OLD は検出と診断され、IC 内部のエラーフラグは'0'を出力します。(図中 C) 一方で $OUTn$ 電圧が V_{OLD_REL} 以上の場合、OLD は非検出と診断され、エラーフラグは'1'を出力します。(図中 G)




(Note 1) 出力のオン/オフ制御信号。IN65, IN43, IN21 端子、もしくは OUT_CTRL レジスタで制御される信号です。


(Note 2) 内部のイネーブル信号です。High で有効、Low で無効を示します。DIAG_OL_D/OFD レジスタにライトアクセスすることで制御される信号です。

(Note 3) 内部のエラーフラグです。High でエラー非検出状態、Low でエラー検出状態を示します。また無効時は High を出力します。DIAG_OL_D/OFD レジスタにリードアクセスすることで、この信号を SO に読み出すことが可能です。

出力天絡検出 (OFD) について




出力オン状態のとき、DIAG_OLD/OFD レジスタにリード/ライトアクセスする (RE = 1, WE = 1) ことで OFD の有効と診断を 1 回の SPI アクセスで行うことが可能です。(図中 B, F) 診断結果は次の SPI アクセス時に SO に出力されます。(図中 D, H) このとき、OFD は無効に戻ります。(図中 D, H) OUTn 電圧が V_{OFD_DET} 以上の場合、OFD は検出と診断され、IC 内部のエラーフラグは '1' を出力します。(図中 C) 一方で OUTn 電圧が V_{OFD_REL} 以下の場合、OFD は非検出と診断され、エラーフラグは '0' を出力します。(図中 G)



(Note 1) 出力のオン/オフ制御信号。High でオン、Low でオフを示します。IN65, IN43, IN21 端子、もしくは OUT_CTRL レジスタで制御される信号です。
 (Note 2) 内部のイネーブル信号です。High で有効、Low で無効を示します。DIAG_OLD/OFD レジスタにライトアクセスすることで制御される信号です。
 (Note 3) 内部のエラーフラグです。High でエラー検出状態、Low でエラー非検出状態を示します。また無効時は High を出力します。DIAG_OLD/OFD レジスタにリードアクセスすることで、この信号を SO に読み出すことが可能です。

出力地絡検出 (SGD) について



・通常負荷接続時 (SW1 がオン)

出力電圧 V_{OUT} は R_L (通常負荷) と R_G (OUT-GND 間インピーダンス) の分圧で決定し、この値が SGD 検出電圧 V_{SGD_DET} 以下になると地絡検出します。

地絡検出する R_G の値は以下の式より近似的に求められます。

$$R_G \leq \frac{V_{SGD_DET}}{V_{BAT} - V_{SGD_DET}} * R_L$$

V_{BAT} : バッテリー電圧

V_{SGD_DET} : 地絡検出電圧 0.3 V (Min)

・負荷オープン時 (SW1 がオフ)

出力電圧 V_{OUT} は R_G に流れる流出電流 I_{SGD} から求められ、この値が SGD 検出電圧 V_{SGD_DET} 以下になると地絡検出します。

地絡検出する R_G の値は以下の式より求められます。


$$R_G \leq \frac{V_{SGD_DET}}{I_{SGD}}$$

V_{SGD_DET} : 地絡検出電圧 0.3 V (Min)

I_{SGD} : 出力地絡検出動作時出力流出電流 40 μ A (Max)

出力地絡検出 (SGD) について - 続き

出力オフ状態のとき、DIAG_SGD レジスタにリード/ライトアクセスする (RE = 1, WE = 1) ことで SGD の有効と診断を 1 回の SPI アクセスで行うことが可能です。(図中 B, F) 診断結果は次の SPI アクセス時に SO に出力されます。このとき、SGD は無効に戻ります。(図中 D, H) OUTn 電圧が V_{SGD_DET} 以下の場合、SGD は検出と診断され、IC 内部のエラーフラグは '0' を出力します。(図中 C) 一方で OUTn 電圧が V_{SGD_REL} 以上の場合、SGD は非検出と診断され、エラーフラグは '1' を出力します。(図中 G)



(Note 1) 出力のオン/オフ制御信号。IN65, IN43, IN21 端子、もしくは OUT_CTRL レジスタで制御される信号です。

(Note 2) 内部のイネーブル信号です。High で有効、Low で無効を示します。DIAG_SGD レジスタにライトアクセスすることで制御される信号です。

(Note 3) 内部のエラーフラグです。High でエラー非検出状態、Low でエラー検出状態を示します。また無効時は High を出力します。DIAG_SGD レジスタにリードアクセスすることで、この信号を SO に読み出すことが可能です。

入出力等価回路図

端子番号	端子名	入出力等価回路図
1	IDLE	
2	CSB	
3, 4 16 to 18	SCLK SI IN65 IN43 IN21	
5	SO	
6, 15	GND	-
7 to 14	OUT1 to OUT8	
19	VDD	-
20	VDDIO	-

使用上の注意

1. **電源の逆接続について**
電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。
2. **電源ラインについて**
基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑制してください。グラウンドラインについても、同様のパターン設計を考慮してください。
また、LSI のすべての電源端子について電源ーグラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。
3. **グラウンド電位について**
グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。
4. **グラウンド配線パターンについて**
小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。
5. **推奨動作条件について**
推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。
6. **ラッシュカレントについて**
IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。
7. **セット基板での検査について**
セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。
8. **端子間ショートと誤装着について**
プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。
9. **未使用の入力端子の処理について**
CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入出力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 58. モノリシック IC 構造例

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ、定数を決定してください。

12. 過熱保護機能について

IC を熱破壊から防ぐための過熱保護機能を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、過熱保護機能が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、過熱保護機能は絶対最大定格を超えた状態での動作となりますので、過熱保護機能を使用したセット設計などは、絶対に避けてください。

13. 過電流保護機能について

出力には電流能力に応じた過電流保護機能が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護機能は突発的な事故による破壊防止に有効なもので、連続的な保護機能動作、過渡時でのご使用に対応するものではありません。

14. アクティブクランプ動作について

本 IC は誘導性負荷を OFF した時に生じる逆起エネルギー E_L を IC で吸収するためのアクティブクランプ機能を内蔵しています。アクティブクランプ動作時、過熱保護機能は動作しません。誘導性負荷を駆動する場合は、逆起エネルギー E_L がアクティブクランプ耐量 E_{AS} (Figure 1.)、 $E_{s,AS}$ (Figure 2.)以下となるように負荷を決定してください。

使用上の注意 — 続き

15. 電源急峻変動について

電源端子(VDD)の電圧が急峻に立ち下がる場合、Figure 55.に示すように一時的に出力端子(OUT)が OFF する場合があります。電源端子が急峻に立ち下がるのが想定されるセットの場合、Figure 56.に示す推奨使用範囲に収まるように、電源-グラウンド端子間にコンデンサを挿入するなどの対策を施してください。




Figure 59. 電源急峻変動時の出力 OFF 動作





Figure 60. 推奨使用範囲


16. GND 端子の接続について

すべての GND 端子を接地してください。

発注形名情報



標印図



改訂履歴

日付	版	変更内容
2022.08.26	001	新規作成
2023.08.03	002	P11 過電流検出時間 t_{OCP_DET} を追加 P35 過電流保護シーケンス図に t_{OCP_DET} を追加

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。