

車載 IPD シリーズ

8ch ローサイドスイッチ

BD8LZ700EFV-C

特長

- 制御部(CMOS)とパワーMOS FET を1チップ上に組み込んだモノリシックパワーIC
- 抵抗性負荷、誘導性負荷駆動用 8ch ローサイドスイッチ
- 16bitSPI コマンドを用いて各 ch の制御/異常検出可能
- 負荷オープン検出回路内蔵
- 過電流保護(OCP)回路内蔵
- アクティブクランプ回路を内蔵
- 過熱保護回路(TSD)内蔵
- オン抵抗 $R_{ON}=700m\Omega$ ($V_{IN}=5V$, $T_j=25^\circ C$, $I_o=0.2A$)
- 表面実装の HTSSOP-B24 パッケージ
- AEC-Q100 対応 (Note 1)
(Note 1) Grade1

商品概要

デジタル部電源電圧動作範囲	3.0V to 5.5V
アナログ部電源電圧動作範囲	4.0V to 5.5V
オン抵抗(25°C, Typ)	700mΩ
過電流制限(Typ)	1.2A
アクティブクランプ耐量(25°C)	75mJ

パッケージ

W(Typ) x D(Typ) x H(Max)

HTSSOP-B24

7.80mm x 7.60mm x 1.00mm



概要

BD8LZ700EFV は車載/産業機器用の SPI 入力 8ch ローサイドスイッチです。負荷オープン検出回路、過電流保護回路、アクティブクランプ回路、過熱保護回路を内蔵しています。

用途

抵抗性負荷、誘導性負荷駆動用

基本アプリケーション回路(推奨)



端子説明


端子番号	端子記号	I/O(Notes)		端子説明
1	GND	-		GND
2	GND	-		GND
3	OUT1	O		チャンネル 1 出力部
4	OUT2	O		チャンネル 2 出力部
5	OUT3	O		チャンネル 3 出力部
6	OUT4	O		チャンネル 4 出力部
7	OUT5	O		チャンネル 5 出力部
8	OUT6	O		チャンネル 6 出力部
9	OUT7	O		チャンネル 7 出力部
10	OUT8	O		チャンネル 8 出力部
11	GND	-		GND
12	GND	-		GND
13	VDD	-		デジタル部電源
14	IN4(IN8)	I	PD	チャンネル 4、8 制御用入力端子(DIR=L) / チャンネル 8 制御用入力端子(DIR=H)
15	IN3(IN7)	I	PD	チャンネル 3、7 制御用入力端子(DIR=L) / チャンネル 7 制御用入力端子(DIR=H)
16	IN2(IN6)	I	PD	チャンネル 2、6 制御用入力端子(DIR=L) / チャンネル 6 制御用入力端子(DIR=H)
17	IN1(IN5)	I	PD	チャンネル 1、5 制御用入力端子(DIR=L) / チャンネル 5 制御用入力端子(DIR=H)
18	DIR	I	PD	SPI モード、DIR モード切替用入力端子
19	SO		O	シリアルデータ出力端子
20	SCLK(IN4)	I	PD	シリアルクロック(DIR=L) / チャンネル 4 制御用入力端子(DIR=H)
21	RST_B(IN3)	I	PD	リセット端子(DIR=L) / チャンネル 3 制御用入力端子(DIR=H)
22	SI(IN2)	I	PD	シリアルデータ入力端子(DIR=L) / チャンネル 2 制御用入力端子(DIR=H)
23	CS_B(IN1)	I	PU/PD (Note 2)	SPI イネーブル入力端子(DIR=L) / チャンネル 1 制御用入力端子(DIR=H)
24	VDDA	-		アナログ部電源
FIN	FIN	-		基板側の放熱メタル部分はIC のsub に接続していますので、外部GND 電位に接続してください。

(Note 1) O : 出力端子, I : 入力端子

PD : プルダウン端子, PU : プルアップ端子

(Note 2) DIR=L 時はプルアップ処理となり、DIR=H 時はプルダウン処理となります。

端子配置図



絶対最大定格

項 目	記号	定 格	単位
電源電圧(Pin No : 13,24)	V _{CC}	-0.3 to +7	V
出力電圧(Pin No : 3~10)	V _{DS1~8}	-0.3 to 45 (内部制限)	V
出力電流(Pin No : 3~10)	I _{Dn}	0.5(内部制限) (Note 1)	A
診断出力電圧(Pin No : 19)	V _{SO}	-0.3 to +7	V
入力電圧(Pin No : 14~18,20~23)	V _{IN}	-0.3 to +7	V
接合部動作温度範囲	T _{jopr}	-40 to +150	°C
保存温度範囲	T _{stg}	-55 to +150	°C
最高接合部温度	T _{jmax}	150	°C
アクティブクランプ耐量(single pulse)(T _{j(0)} =25°C)	E _{S1}	75(Note 2)	mJ
アクティブクランプ耐量(single pulse) (T _{j(0)} =150°C)	E _{S2}	25(Note 3)	mJ
アクティブクランプ耐量(repetitive) (T _{j(0)} =105°C)	E _{AR}	25(Note 4)	mJ

(Note 1)ただし、T_{jmax} を越えないこと。(Note 2) T_{j(0)} =25°C、I_{Dn(0)} =0.5A の条件下におけるアクティブクランプ耐量(single pulse)の最大値です。(Note 3) T_{j(0)} =150°C、I_{Dn(0)} =0.5A の条件下におけるアクティブクランプ耐量(single pulse)の最大値です。全数測定はしていません。(Note 4) T_{j(0)} =105°C、I_{Dn(0)} =0.4A の条件下におけるアクティブクランプ耐量(repetitive)1M cycles の最大値です。全数測定はしていません。動作電圧範囲(-40°C ≤T_j ≤+150°C)

項 目	記号	定 格	単位
デジタル部電源電圧動作範囲	V _{DD}	3.0 to 5.5	V
アナログ部電源電圧動作範囲	V _{DDA}	4.0 to 5.5	V

電氣的特性 (特に指定のない限り $V_{DDA}=V_{DD}=5V$, $-40^{\circ}C \leq T_j \leq +150^{\circ}C$)

項 目	記号	規 格 値			単位	条 件
		最小	標準	最大		
[電源部]						
VDDA スタンバイ電流 (全出力スタンバイモード時)	I _{DDAS}	-	0	20	μA	V _{DDA} =V _{DD} =V _{CS_B} =5V V _{RST_B} =0V
VDD スタンバイ電流 (全出力スタンバイモード時)	I _{DDS}	-	0	20	μA	V _{DDA} =V _{DD} =V _{CS_B} =5V V _{RST_B} =0V
VDDA 動作電流(全出力オン時)	I _{DDA}	-	3.0	5.0	mA	V _{DDA} =V _{DD} =5V
VDD 動作電流(全出力オン時)	I _{DD}	-	0.5	1.0	mA	V _{DDA} =V _{DD} =5V
VDDA パワーオンリセット 閾値電圧	V _{PORA}	-	-	4.0	V	
VDD パワーオンリセット 閾値電圧	V _{POR}	-	-	2.7	V	
[入力部]						
ローレベル入力電圧 (各入力 PIN)	V _{INL}	0	-	VDD×0.2	V	
ハイレベル入力電圧 (各入力 PIN)	V _{INH}	VDD×0.7	-	VDD	V	
入力ヒステリシス(各入力 PIN)	V _{HYS}	0.1	0.3	0.5	V	
ローレベル入力電流 1 (RST_B,DIR,IN1~IN4,SCLK,SI)	I _{INL1}	-10	0	10	μA	V _{RST_B} , V _{DIR} , V _{IN1} ~V _{IN4} , V _{SCLK} , V _{SI} =0V
ローレベル入力電流 2(CS_B)	I _{INL2}	-100	-50	-25	μA	V _{CS_B} =0V, V _{DIR} =0V
ローレベル入力電流 3(CS_B)	I _{INL3}	-10	0	10	μA	V _{CS_B} =0V, V _{DIR} =5V
ハイレベル入力電流 1 (RST_B,DIR,IN1~IN4,SCLK,SI)	I _{INH1}	25	50	100	μA	V _{RST_B} , V _{DIR} , V _{IN1} ~V _{IN4} , V _{SCLK} , V _{SI} =5V
ハイレベル入力電流 2(CS_B)	I _{INH2}	-10	0	10	μA	V _{CS_B} =5V, V _{DIR} =0V
ハイレベル入力電流 3(CS_B)	I _{INH3}	25	50	100	μA	V _{CS_B} =5V, V _{DIR} =5V
[パワーMOS 出力]						
出力オン抵抗	R _{DS(ON)}	-	0.70	0.87	Ω	V _{DD} =V _{DDA} =5V, I _{Dn} (Note 1)=0.2A, T _j =25°C
		-	1.30	1.56	Ω	V _{DD} =V _{DDA} =5V, I _{Dn} (Note 1)=0.2A, T _j =150°C
出力リーク電流	I _{L(OFF)}	-	0	1	μA	V _{DS} =30V, T _j =25°C, V _{DIR} =0V
		-	5	20	μA	V _{DS} =30V, T _j =150°C, V _{DIR} =0V
オープン検出動作時出力流入電流	I _{OL}	15	40	90	μA	V _{DS} =40V, V _{DIR} =5V
ターンオン時間	t _{ON}	-	30	50	μs	V _{DD} =5V, V _{INn} (Note 1)=0V/5V, R _L =60Ω, V _{BAT} =12V, V _{DIR} =5V
ターンオフ時間	t _{OFF}	-	30	50	μs	V _{DD} =5V, V _{INn} (Note 1)=0V/5V, R _L =60Ω, V _{BAT} =12V, V _{DIR} =5V
スルーレート(オン)	dV/dt _{ON}	0.3	1.0	3.0	V/μs	V _{DD} =5V, V _{INn} (Note 1)=0V/5V, R _L =60Ω, V _{BAT} =12V, V _{DIR} =5V, 80% to 20% of V _{BAT}
スルーレート(オフ)	-dV/dt _{OFF}	0.3	1.0	3.0	V/μs	V _{DD} =5V, V _{INn} (Note 1)=0V/5V, R _L =60Ω, V _{BAT} =12V, V _{DIR} =5V, 20% to 80% of V _{BAT}
PWM 出力範囲	f _{PWM}	-	-	5	kHz	V _{DD} =5V, V _{INn} (Note 1)=0V/5V, R _L =60Ω, V _{DIR} =5V, V _{BAT} =12V
出カクランプ電圧	V _{CL}	45	50	55	V	I _{Dn} (Note 1) =1mA(出力オフ時)

(Note 1)n は ch ナンバーを示します。

電氣的特性（特に指定のない限り $V_{DDA}=V_{DD}=5V$, $-40^{\circ}C \leq T_j \leq +150^{\circ}C$ ）

項 目	記号	規 格 値			単位	条 件
		最小	標準	最大		
[シリアルアウト出力]						
ローレベル出力電圧	V _{SOL}	-	0.3	0.6	V	I _{SO} =1mA
ハイレベル出力電圧	V _{SOH}	VDD-0.6	VDD-0.3	-	V	I _{SO} =-1mA
シリアルアウト出力リーク電流	I _{SO(OFF)}	-5	0	5	μA	
[保護回路]						
過電流検出電流	I _{OCP}	0.5	1.2	2.0	A	
過電流検出時間	t _{OCP}	400	1000	2200	μs	
オープン検出解除電圧	V _{OLD(OFF)}	1.2	2.5	3.5	V	
オープン検出検知電圧	V _{OLD(ON)}	1.0	2.0	3.0	V	V _{INn} ^(Note 1) =0V, V _{DIR} =5V
オープン検出時間	t _{OLD}	50	150	600	μs	
過熱温度検出 ^(Note 2)	T _{jd}	-	175	-	°C	

(Note 1) n は ch ナンバーを示します。
(Note 2) 全数測定はしていません。

定義




Figure 1. 定義

測定回路図




Figure 2. 出力オン抵抗測定回路図




Figure 3. スイッチングタイム測定回路図




Figure 4. 出力クランプ電圧測定回路図




Figure 5. オープン検出測定回路図

DIR(ダイレクト)モード時 診断出力真理値表

VIN	TSD	OUTPUT		モード	VSO	出力状態
		VOUT	IOUT			
H	OFF	-	$I_D < 0.5A$	通常	L	ON
			$I_D \geq 0.5 \text{ to } 2.0A$	過電流保護	H	OFF
	ON	-	-	過熱保護	H	OFF
L	-	$V_{DS} > 3.0V$	-	通常	L	OFF
		$V_{DS} \leq 1.0 \text{ to } 3.0V$	-	オープン検出	H	OFF

特性データ(参考データ) (特に指定のない限り $V_{DDA}=V_{DD}=V_{IN}=5V$, $T_j=25^{\circ}C$)




Figure 6. 出力オン抵抗特性[温度特性]




Figure 7. 出力オン抵抗特性[電源電圧特性]




Figure 8. スタンバイ電流特性[VDD]




Figure 9. スタンバイ電流特性[VDDA]




Figure 10. 入力電流特性
(IN1~4, SCLK, SI, RST_B, CS_B^(Note 1))




Figure 11. CS_B 入力電流特性(SPI モード)




Figure 12. 入力電流特性[温度特性]
(V_{IN1} to 4, V_{SCLK}, V_{SI}, V_{CS_B}^(Note 1), V_{RST_B}=5V)
(Note 1)DIR モード




Figure 13. 入力電圧スレッシュホールド特性
[温度特性]




Figure 14. スイッチングタイム(t_{ON})[温度特性]Figure 15. スイッチングタイム(t_{OFF})[温度特性]

Figure 16. スルーレート(オン時)[温度特性]




Figure 17. スルーレート(オフ時)[温度特性]




Figure 18. 出力リーク電流特性[温度特性]
($V_{DS}=30V$)




Figure 19. 出力流入電流特性(オープン検出動作時)
[温度特性] ($V_{DS}=40V$)

スイッチングタイム測定波形




Figure 20. スwitchingタイム測定波形

誘導性負荷時タイミングチャート









Figure 21. 誘導性負荷時タイミングチャート

入出力等価回路図


端子番号	端子名	入出力等価回路図
1,2, 11,12	GND	
3 to 10	OUT1 to OUT8	
13	VDD	
14 to 17 18 20 to 22	IN4(IN8), IN3(IN7), IN2(IN6), IN1(IN5), DIR, SCLK(IN4), RST_B(IN3), SI(IN2)	
19	SO	
23	CS_B	
24	VDDA	

SPI モード

CS_B=H 時
SO 端子は Hi-Z となります。
CS_B=L 時
CS_B の立ち下がりエッジで内部状態（TSD, OCP, OLD）をラッチし、SCLK の立ち上がりエッジで SO に出力します。
SCLK の立ち下がりエッジで SI をレジスタに取り込みます。
CS_B の立ち上がりでそれぞれのレジスタ入力に対応した出力の制御を行います。



SI、SO の信号の定義を以下に示します。
SI 信号



Bits	CHn	出力、保護回路の状態			
		Output	OCP	TSD	OLD
15:14, 13:12, 11:10, 9:8, 7:6, 5:4, 3:2, 1:0	00	OFF	disable	disable	disable
	01	ON/OFF (Note 1)	enable/disable	enable/disable	disable/enable
	10	ON	enable	enable	disable
	11	OFF	disable	disable	enable

(Note 1) CHn=01 の時は、IN 端子によって出力が制御されます。

各入力に対してコントロールされる出力を以下に示します。

Input pin	Controlled Output
IN1(IN5)	OUT1
IN2(IN6)	OUT2
IN3(IN7)	OUT3
IN4(IN8)	OUT4
IN1(IN5)	OUT5
IN2(IN6)	OUT6
IN3(IN7)	OUT7
IN4(IN8)	OUT8



SO 信号

CS_B=H 時
SO 端子は Hi-Z となります。
CS_B=L 時
各 Bit の説明を以下に示します。

16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TER	OL8	D8	OL7	D7	OL6	D6	OL5	D5	OL4	D4	OL3	D3	OL2	D2	OL1	D1
OUT8		OUT7		OUT6		OUT5		OUT4		OUT3		OUT2		OUT1		

Field	Bits	Data	STATE
TER	16(Note 1)	0	リセット直後の通信 及び 通常動作
		1	1 回前の通信エラー
OLn (n = 8 to 1)	15,13,11 9,7,5 3,1	0	通常動作
		1	負荷オープン
Dn (n = 8 to 1)	14,12 10,8,6 4,2,0	0	通常動作
		1	OCP もしくは TSD

(Note 1) TER bit は、下図のように CS_B の立ち下がりから SCLK の立ち上がりまでの区間に、
本デバイスの TER 信号と入力信号の SI 信号との論理和を出力します。
ブロック図とタイミングチャートを以下に示します。




TER 信号を出力するか SPI のデータ出力(OLn, Dn)信号を出力するかを選択するため、
IC 内部で”S”信号を生成し出力を切り替えています。

Serial Daisy Chain

下図のように、複数のデバイスを接続することができます。

CS_B 信号と SCLK 信号は共通の信号を接続します。

SI/SO ラインは下図のように、Device 1 の SO を Device 2 の SI に接続することができます。



デバイスを 8 つ接続した場合のタイミングチャートを以下に示します。





Figure 22. デバイスを 8 つ接続した場合の タイミングチャート

Parallel Connection

下図のように、複数のデバイスを Parallel に接続することができます。
SI 信号と SCLK 信号及び SO 信号は共通の信号を接続します。
CS_B 信号は各デバイス毎に別信号が必要となります。



デバイスを 2 つ接続した場合のタイミングチャートを以下に示します。




Figure 23. デバイスを 2 つ接続した場合の タイミングチャート

SPI RST_B 解除シーケンス




Figure 24. RST_B 解除シーケンス

項目	記号	最小	標準	最大	単位
RST_B lead time ^(Note 1) ^(Note 2)	t _{RST_B} (lead)	1	-	-	ms
CS_B enable time ^(Note 1)	t _{CS_B} (en)	10	-	-	μs

(Note 1) 全数測定はしていません。
(Note 2) RST_B の L 区間、H 区間はそれぞれ 10us 以上確保してください。

SPI タイミングチャート






Figure 25. SPI タイミングチャート

項目	記号	最小	標準	最大	単位
SCLK 周波数	fSCLK	0	—	5	MHz
SCLK 周期	TSCLK(P)	200	—	—	ns
SCLK high time	TSCLK(H)	50	—	—	ns
SCLK low time	TSCLK(L)	50	—	—	ns
SCLK setup time	TSCLK(su)	50	—	—	ns
SCLK hold time	TSCLK(hd)	50	—	—	ns
CS_B lead time	TCS_B(lead)	250	—	—	ns
CS_B lag time	TCS_B(lag)	250	—	—	ns
Transfer delay time	TCS_B(td)	250	—	—	ns
Data setup time	TSI(su)	20	—	—	ns
Data hold time	TSI(hd)	20	—	—	ns
SPI Output enable time ^(Note 1)	TSO(en)	—	—	200	ns
SPI Output disable time ^(Note 1)	TSO(dis)	—	—	250	ns
SPI Output Data delay time ^{(Note 1), (Note 2)}	TSO(dd)	—	—	100	ns
ERR Output Through delay time ^(Note 1)	TSO(td)	—	—	200	ns

(Note 1) 全数測定はしていません。

(Note 2) SO 端子容量=5pF, 3.0V ≤ V_{DD} ≤ 5.5V 時。Figure 26, Figure 27 参照。Figure 26. Max of SPI Output Data delay time
(3.0V ≤ V_{DD} < 4.5V)Figure 27. Max of SPI Output Data delay time
(4.5V ≤ V_{DD} ≤ 5.5V)

DIR(ダイレクト)モード

DIR 端子を High にするとダイレクトモードに移行します。
各入力に対してコントロールされる出力を以下に示します。
また、ダイレクトモード時は SPI 入力、RST_B 入力を受け付ません。

Input pin	Controlled Output
CS_B(IN1)	OUT1
SI(IN2)	OUT2
RST_B(IN3)	OUT3
SCLK(IN4)	OUT4
IN1(IN5)	OUT5
IN2(IN6)	OUT6
IN3(IN7)	OUT7
IN4(IN8)	OUT8

DIR(ダイレクト)モード タイミングチャート(1)




Figure 28. DIR モード タイミングチャート(1)

項目	記号	最小	標準	最大	単位
DIR lead time ^(Note 1)	$t_{DIR(lead)}$	1	-	-	ms
INn enable time ^(Note 1)	$t_{INn(en)}$	10	-	-	μs

(Note 1)全数測定はしていません。

DIR(ダイレクト)モード タイミングチャート(2)




Figure 29. DIR モード タイミングチャート(2)

ダイレクトモード 動作電流(I_DDA + I_DDD)状態遷移




Figure 30. 動作電流状態遷移図

(Note 1) P.4 VDDA 動作電流(全出力オン時)と VDD 動作電流(全出力オン時)の合計値となります。

電源 ON/OFF シーケンス




Figure 31. 電源 ON/OFF シーケンス (DIR モード)





Figure 32. 電源 ON/OFF シーケンス (SPI モード)

異常検出機能

① 過電流保護

OUT1～OUT8 の出力トランジスタに 1.2A(Typ)以上の電流が 1000 μ s(Typ)流れると、エラーフラグが出力されます。
OUTENn^(Note 1)を L にするとエラーフラグが解除されます^(Note 2)。



(Note 1) OUTENn は OUT 端子の ON/OFF 制御信号を示します。n は ch ナンバーを示します。


(Note 2) 過電流検出時間(Typ:1000 μ s Max: 2200 μ s)内に OUTENn:H→L にすると、過電流検出ラッチタイマはクリアされてエラーフラグが出力されません。

Figure 33. 過電流保護タイミングチャート

② 過熱保護

OUT1～OUT8 の T_j が 175°C (Typ) 以上になり $30\mu\text{s}$ (Typ) 経過すると出力をオフにします。

OUTENn^(Note 1) を L にするとエラーフラグが解除されます^(Note 2)。




(Note 1) OUTENn は OUT 端子の ON/OFF 制御信号を示します。n は ch ナンバーを示します。

(Note 2) 過熱保護検出時間(Typ: $30\mu\text{s}$ Max: $65\mu\text{s}$)内に OUTENn: H→L にすると、過熱保護検出ラッチタイムはクリアされてエラーフラグが出力されません。

Figure 34. 過熱保護タイミングチャート

③ オープン検出

オープン検出機能有効時^(Note 3)において、OUT1～OUT8 の出力電圧が 1.5V (Typ) を下回ると、オープン検出状態となり、エラーフラグが出力されます。



(Note 3) DIR モード時は、OUTENn = L 時に OLDENn = H (オープン検出機能有効) になります。

$60\text{k}\Omega$ (Typ) が OUT-GND 間に接続されており、OUT から GND に $40\mu\text{A}$ (Typ) の電流が流れます。

SPI モード時には、Page 13 を参照してください。

n は ch ナンバーを示します。

Figure 35. オープン検出タイミングチャート

熱抵抗 (Note 1)

項 目	記号	標準	単位	条件
HTSSOP-B24				
ジャンクション-周囲温度間 熱抵抗	θ_{JA}	42	°C / W	1s (Note 2)
		30	°C / W	2s (Note 3)
		23	°C / W	2s2p (Note 4)
ジャンクション-パッケージ上面間 (Note5) 熱特性パラメータ	Ψ_{JT}	4	°C / W	1s (Note 2)

- (Note 1) JESD51 - 2A (Still-Air)に準拠した環境下、8ch ON 状態のデータになります。
- (Note 2) JESD51 - 3 準拠 FR4 114.3 mm × 76.2 mm × 1.57 mm 1 層 (1s)
(表層銅箔：ローム推奨ランドパターン + 測定用配線、銅箔厚 2oz、銅箔面積 600mm²)
- (Note 3) JESD51 - 5 準拠 FR4 114.3 mm × 76.2 mm × 1.60 mm 2 層 (2s)
(表層銅箔：ローム推奨ランドパターン + 測定用配線、裏層銅箔面積：74.2 mm × 74.2 mm、銅箔厚(表裏層) 2oz)
- (Note 4) JESD51 - 5 / -7 準拠 FR4 114.3 mm × 76.2 mm × 1.60 mm 4 層 (2s2p)
(表層銅箔：ローム推奨ランドパターン + 測定用配線 / 2 層、3 層、裏層銅箔面積：74.2 mm × 74.2 mm、銅箔厚(表裏層 / 内層) 2oz / 1oz)
- (Note 5) パッケージ(モールド部分)上面中心を T_Tとしております。

① PCB レイアウト 1s




Figure 36. PCB レイアウト 1s

Demention	Value
Board finish thickness	1.57 mm ± 10%
Board dimension	76.2 mm x 114.3 mm
Board material	FR4
Copper thickness (Top/Bottom layers)	0.070mm (Cu:2oz)
Heatsink copper area dimension	Footprint / 100mm ² / 600mm ² / 1200mm ²

② PCB レイアウト 2s




Figure 37. PCB レイアウト 2s

Demention	Value
Board finish thickness	1.60 mm ± 10%
Board dimension	76.2 mm x 114.3 mm
Board material	FR4
Copper thickness (Top/Bottom layers)	0.070mm (Cu + メッキ)
Therml vias separation / diameter	1.2mm / 0.3mm

③ PCB レイアウト 2s2p




Figure 38. PCB レイアウト 2s2p

Demention	Value
Board finish thickness	1.60 mm ± 10%
Board dimension	76.2 mm x 114.3 mm
Board material	FR4
Copper thickness (Top/Bottom layers)	0.070mm (Cu + メッキ)
Copper thickness (Inner layers)	0.035mm
Therml vias separation / diameter	1.2mm / 0.3mm

④ 過渡熱抵抗 (Single pulse)




Figure 39. 過渡熱抵抗



⑤ 熱抵抗 (θ_{JA} / ψ_{JT} vs 銅箔面積 - 1s)

Figure 40. 熱抵抗

使用上の注意

1. 絶対最大定格について
印加電圧、及び接合部温度範囲などの絶対最大定格を越えた場合、破壊する恐れがあり、ショートもしくはオープンなどの破壊モードが特定できませんので、絶対最大定格を越えるような特殊モードが想定される場合には、ヒューズなどの物理的な安全対策を施すよう検討お願い致します。
2. 電源コネクタの逆接続について
電源コネクタの逆接続により IC が破壊する恐れがあります。逆接破壊保護用として外部に電源と IC の電源端子間にダイオードを入れる等の対策を施してください。
3. 電源ラインについて
大電流を流す電源ラインは通常動作に影響を与える可能性があるため電源パターンの配線の抵抗分を小さくするように設計してください。
4. GND 電位について
GND 端子の電位はいかなる動作状態においても、最低電位になるようにしてください。
5. 熱設計について
実際の使用状態での許容損失(Pd)を考え、十分マージンを持った熱設計を行ってください。
6. 誤装着について
セット基板に取り付ける際、IC の向きや位置ずれに十分ご注意ください。誤って取り付けた場合、IC が破壊する恐れがあります。
7. 強電磁界中の動作について
強電磁界中での使用では、誤動作をする可能性がありますのでご注意ください。
8. 過熱保護回路について
本 IC では過熱保護対策として過熱保護回路を内蔵しています。IC の Chip 温度が 175°C (Typ.) 以上になった場合出力をオフします。また、150°C (Typ.) 以下になると通常動作に戻ります。
過熱保護回路はあくまでも熱的暴走から IC を遮断することを目的とした回路であり、IC の保護及び保証を目的とはしていません。よってこの回路を動作させて以降の連続使用及び動作を前提とした使用はしないでください。
9. 過電圧(アクティブクランプ)保護機能について
本 IC は誘導性負荷を OFF した時に生じる逆起エネルギーを IC で吸収する為に、過電圧(アクティブクランプ)保護機能を内蔵しています。アクティブクランプ動作時は加熱保護回路が動作しません。
10. 過電流保護について
本 IC では過電流制限回路を内蔵しています。1.2A(Typ)以上の電流が流れると出力電圧を制限して、出力電流を制限します。
11. セット基板での検査について
セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので 1 工程ごとに必ず放電を行ってください。また検査工程での治具への着脱時には、必ず電源をオフにしてから接続し検査を行い、電源をオフにしてから取りはずしてください。さらに静電気対策として、組み立て工程にはアースを施し、運搬や保存の際には十分ご注意ください。
12. 各入力端子について
本 IC はモノリシック IC であり、各素子間に素子分離のための P⁺アイソレーションと P 基板を有しています。この P 層と各素子の N 層とで PN 接合が形成され、各種の寄生素子が構成されます。例えば下図のように抵抗とトランジスタが端子と接続している場合、抵抗では電位差がグランド(GND)>(端子 A)の時、トランジスタ(NPN)ではグランド(GND)>(端子 B)の時、PN 接合が寄生ダイオードとして動作します。さらに、トランジスタ(NPN)では前述の寄生ダイオードと近傍する他の素子の N 層によって寄生の NPN トランジスタが動作します。IC の構成上、寄生素子は電位関係によって必然的に形成されます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因となり得ます。したがって、入力端子にグランド (GND ; P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。また、IC に電源電圧を印加していない時、入力端子に電圧を印加しないでください。同様に電源電圧を印加している場合にも、各入力端子は電源電圧以下の電圧もしくは電気的特性の保証値内としてください。



IC の簡易構造例

13. アース配線パターンについて
小信号 GND と大電流 GND がある場合、大電流 GND パターンと小信号 GND パターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号 GND の電圧を変化させないように、セットの基準点で一点アースすることを推奨します。外付け部品の GND の配線パターンも変動しないよう注意してください。
14. 逆起電圧について
逆起電圧により IC の動作等に問題のないことを十分ご確認ください。

発注形名セレクション

B D 8 L Z 7 0 0 E F V

-


CE2

パッケージ
EFV: HTSSOP-B24


製品ランク
C:車載ランク製品
包装、フォーミング仕様
E2:リール状エンボステーパーピング

標印図

HTSSOP-B24 (TOP VIEW)



外形寸法図と包装・フォーミング仕様



改訂履歴

Date	Rev	Changes
2023/9/27	001	初版

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。