

DC/DC Driver

Power Factor Correction Controller IC

BD7690FJ

概要

AC/DC 用の力率改善コンバータ (Power Factor Correction: PFC)である BD7690FJ は力率改善が必要な製品すべてに最適なシステムを供給します。

PFC 部は臨界モード(BCM)を採用し、Zero Current Detection(ZCD)によりスイッチング損失低減とノイズ低減が可能です。また補助巻線で ZCD 検出をすることができます。

重要特性

動作電源電圧範囲：	(VCC)	10.0V ~ 26.0V
動作電流：	(出力停止時)	310 uA (Typ)
最大周波数：	(PFC 部)	220kHz(RT:220kΩ)
動作温度範囲：		-40°C to +105°C

パッケージ

SOP-J8

W(Typ) x D(Typ) x H(Max)

4.90mm x 6.00mm x 1.65mm

特長

- 臨界モード PFC(電圧制御)
- IC 回路電流低減による低消費電力実現
- VCC 端子の UVLO 機能
- ZCD 用補助巻線検知
- ZCD による SW 損失低減・ノイズ低減
- 最大周波数設定可変 による効率改善
- VS 端子による Dynamic & Static OVP 機能
- 高精度過電流検出(±4%)
- エラーアンプ入力ショート保護
- リスタートタイマー内蔵
- ドライバ High 側電圧用クランプ内蔵による安定した MOSFET ゲートドライブを実現

用途

AC アダプタ、TV、照明器具、冷蔵庫、etc



SOP-J8

基本アプリケーション回路




Figure 1. アプリケーション回路

目次

概要	1
目次	2
端子配置図	3
端子説明	3
ブロック図	3
各ブロック動作説明	4
保護回路の動作モード	9
絶対最大定格 (Ta = 25°C)	10
熱抵抗 (Note 1)	10
動作条件 (Ta=25°C)	10
電氣的特性 (特に指定のない限りTa=25°C、VCC=15V)	11
入出力等価回路図	14
応用回路例	14
基板設計上の注意	16
部品配置について	16
使用上の注意	18
発注形名情報	20
標印図	20
外形寸法図と包装・フォーミング仕様	21
改訂履歴	22

端子配置図




Figure 2. Pin 配置 (Top View)

端子説明

Table 1. 入出力端子機能

Pin Name	I/O	Pin No.	Function	ESD Diode	
				VCC	GND
VS	I	1	フィードバック信号入力端子	-	○
EO	I/O	2	エラーアンプ出力端子	-	○
RT	I/O	3	最大周波数設定端子	-	○
CS	I	4	過電流検出端子	-	○
ZCD	I	5	ゼロ電流検出端子	-	○
GND	-	6	GND 端子	○	-
OUT	O	7	外付け MOS ドライバ端子	-	○
VCC	I	8	電源入力端子	-	○

ブロック図




Figure 3. ブロック図

各ブロック動作説明

(1) VCC 端子保護機能

本 IC には VCC 端子の低電圧保護機能 VCC UVLO (Under Voltage Lock Out) を内蔵しています。VCC 電圧が低下時にスイッチングを停止します。

(2) 力率改善回路 (PFC: Power Factor Correction) 部

力率改善回路部は臨界モードの電圧制御方式です。

概略動作回路図を Figure 4、スイッチング動作を Figure 5 に示します。

スイッチング動作

1. MOSFET が ON して I_L が増加します
2. RT 端子で決めた傾き(Vramp)と V_{EO} を比較して、Vramp 電圧が高くなった時点で MOSFET を OFF させます
3. MOSFET が OFF して I_L が減少します
4. I_L のゼロ点を ZCD 端子に入力される補助巻線の電圧下降で検出し、MOSFET を ON します




Figure 4. 概略動作回路




Figure 5. スイッチング動作タイミングチャート

(3) ErrAMP に関して

(3-1) gmAMP

VS端子は出力電圧の抵抗分圧点をモニタします。VS端子には、AC周波数(50Hz/60Hz)のリプル電圧が重畳します。gmAMPでは、このリプル電圧を除去し、除去後の電圧とIC内部基準電圧 V_{AMP} (2.5V typ.)との誤差に応じて、EOの電圧レベルを制御します。EO端子電圧が高くなると、OUT端子のON幅が広がります。約0.7Vよりも低下すると、スイッチングを停止します。そのため、外部から強制的にEO端子をGNDにショートするとPFC動作を停止させることが可能になります。また、エラーアンプの定数を設定して、AC周波数がEO端子に表れないように調整してください。その際には、必ず実アプリケーションにて確認を行ってください。




Figure 6. gmAMP ブロック図

(3-2) VS ショート保護機能

VS端子にはショート保護機能が内蔵されています。PFC出力電圧 $<V_{SHORT}$ (0.3V typ.)の状態が T_{VS_SH} (150us typ.)以上続くとスイッチングを停止します。Figure 7 に動作を示します。




Figure 7. VS ショート保護動作

(3-3) VS 低電圧ゲイン増加機能

出力負荷急変などで出力電圧が低下した場合、電圧制御ループが遅いために出力電圧低下期間が長くなります。そこで、VS端子電圧が V_{GUP} (2.25V typ.)まで低下時（出力電圧 -10%に相当）、電圧制御ループの速度を上げます。この動作により、OUTのON幅が増加し、出力電圧の長期間低下を防ぎます。VS端子電圧が V_{GUP} (2.25V typ.)より上昇するとこの動作は停止します。

(3-4) VS 過電圧ゲイン増加機能 (Dynamic OVP)

起動時や出力負荷急変などで出力電圧が上昇した場合、電圧制御ループが遅いために出力電圧が長期間上昇します。そこで、VS 端子電圧が V_{OVP} (2.625V typ.) まで上昇時 (出力電圧+5%に相当)、ダイナミック OVP により、電圧制御ループの速度を上げます。この動作により、OUT の ON 幅を低下させ、出力電圧の長期間上昇を防ぎます。VS 端子電圧が V_{OVP} (2.625V typ.) より低下すると、この動作は停止します。

(3-5) VS 過電圧保護機能 (Static OVP)

VS が過電圧ゲイン増加機能電圧 V_{OVP} を超えて上昇した場合に備えて、スタティック OVP を内蔵しています。VS 端子電圧が V_{OVP1} (2.7V typ.) より上昇すると、即時スイッチングを停止します。VS 端子電圧が V_{OVP2} (2.6V typ.) より低下した場合はスイッチングを開始します。Figure 8 に動作を示します。




Figure 8. VS 過電圧保護動作

(4) CS 過電流検出機能

通常動作時、PFC のターンOFF はEO 端子電圧で決まるON 幅で決定されます。しかし、CS端子の過電流検出電圧(CS端子スレッシュホールド電圧) V_{cs} (0.65V typ.) よりもCS端子が上昇した場合、過電流保護が動作し、パルスバイパルスでターンOFF します。この保護によって、MOSFET への過電流を防ぎます。過電流保護機能はON 幅を制限する動作になりますので、この保護が動作するようなPFC 負荷となった場合は、PFC 電圧が低下します。アプリケーション設計時には最低入力電圧で、定格負荷時にこの保護が動作しないようにPFCのセンス抵抗を決定してください。




Figure 9. CS 過電流検出動作

(5) ZCD 端子 ゼロ電流検出

ゼロ電流検出回路はインダクタ電流(I_L)のゼロクロスを検知するための機能です (Figure 10 参照)。

またスイッチングノイズ除去のために CR フィルタを追加することを推奨します。

ZCD 端子を定格内で使用するため、補助巻線と ZCD 端子間に電流制限用の R1 を挿入します。また、インダクタ電流がなくなると Q1 の V_{ds} は自由共振します。共振波形の谷で Q1 が ON するように R1, C1 を調整することで Q1 のスイッチング損失とサージ電流を抑えることができます。




Figure 10. ZCD ゼロ電流検出回路




Figure 11. ZCD 端子 CR フィルタによるドレイン波形合わせこみ

(6) RT 端子

この端子は IC 内部で生成するスロープ電圧の周波数を外付け抵抗によって設定します。RT 抵抗値と最大周波数の関係を Figure 12 に示します。アプリケーション上での最大 ON 幅は下記の式で算出されます。RT 抵抗値と最大 ON 幅の関係を Figure 13 に示します。

$$T_{ON_MAX} [s] = \frac{2 \times L \times P_o}{V_{ACMin}^2 \times \eta}$$

V_{AC} : 入力電圧、 L : インダクタ、 P_o : 最大出力電力、 η : 効率

アプリケーション上必要な T_{ON_MAX} は上式で確認できます。RT 端子にて必要な T_{ON_MAX} 以上になるように設定してください。

また、軽負荷時の効率を改善するため、軽負荷時の周波数上昇を RT 端子設定で制限します。

RT 端子の外付け抵抗範囲は 51k Ω ~390k Ω です。




Figure 12. RT 抵抗値と最大周波数の関係 (参考値)




Figure 13. RT 抵抗値と最大 ON 幅の関係 (参考値)

*上記グラフは参考値です。実機のご確認の上、定数を設定してください。

保護回路の動作モード

各保護機能の動作モードを Table 2 に示します。

Table 2. 保護回路の動作モード

項目	内容	保護動作			
		検出方法	検出時動作	解除方法	解除時動作
VCCUVLO	VCC 端子 低電圧保護機能	VCC<9.0V(typ.) (VCC 下降時)	OUT 動作停止 EO 電圧放電	VCC>13.0V(typ.) (VCC 上昇時)	起動動作開始
VS ショート保護	VS 端子 ショート保護機能	VS<0.30V(typ.) (VS 下降時)	OUT 動作停止	VS>0.30V(typ.) (VS 上昇時)	通常動作
VS ゲイン増加	VS 端子 低電圧ゲイン増加機能	VS<2.25V(typ.) (VS 下降時)	GM アンプ GAIN 増加	VS>2.25V(typ.) (VS 上昇時)	通常動作
VS Dynamic OVP	VS 端子 過電圧保護機能 1	VS>2.625V(typ.) (VS 上昇時)	GM アンプ GAIN 増加	VS<2.625V(typ.) (VS 下降時)	通常動作
VS Static OVP	VS 端子 過電圧保護機能 2	VS>2.700V(typ.) (VS 上昇時)	OUT 動作停止	VS<2.600V(typ.) (VS 下降時)	通常動作

絶対最大定格 (Ta = 25°C)

項 目	記号	定 格	単位	条 件
最大電圧 1	V _{max1}	-0.3~+28.0	V	VCC
最大電圧 2	V _{max2}	-0.3~+15.0	V	OUT
最大電圧 3	V _{max3}	-0.3~+6.5	V	CS, RT, VS, EO
最大電流 1	I _{zcd1}	-10.0~+10.0	mA	ZCD 電流
OUT 端子出力ヒート電流 1	I _{OUT1}	-0.5	A	ソース電流
OUT 端子出力ヒート電流 2	I _{OUT2}	+1.0	A	シンク電流
動作温度範囲	T _{opr}	-40 ~ +105	°C	
保存温度範囲	T _{str}	-55 ~ +150	°C	

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようお願いいたします。

熱抵抗 (Note 1)

項 目	記号	熱抵抗(Typ)		単位
		1 層基板 (Note3)	4 層基板 (Note4)	
SOP-J8				
ジャンクション - 周囲温度間熱抵抗	θ_{JA}	149.3	76.9	°C/W
ジャンクション - パッケージ上面中心間熱特性パラメータ (Note2)	Ψ_{JT}	18	11	°C/W

(Note 1) JESD51-2A(Still-Air) に準拠。

(Note 2) ジャンクションからパッケージ (モールド部分) 上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

(Note 4) JESD51-7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3mm x 76.2mm x 1.57mm
1 層目 (表面) 銅箔		
銅箔パターン	銅箔厚	
実装ランドパターン + 電極引出し用配線	70 μ m	

測定基板	基板材	基板寸法			
4 層	FR-4	114.3mm x 76.2mm x 1.6mmt			
1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン +電極引出し用配線	70 μ m	74.2mm□（正方形）	35 μ m	74.2mm□（正方形）	70 μ m

動作条件 (Ta=25°C)

項 目	記号	定 格	単位	条 件
電源電圧範囲	V _{CC}	10.0~26.0	V	VCC 端子電圧

外付け推奨範囲 (Ta=25°C)

項 目	記号	範囲	単位
VCC 端子接続容量	C _{VCC}	10.0~	μ F
RT 端子接続抵抗	R _{RT}	51~390	k Ω

電氣的特性 (特に指定のない限り Ta=25°C、VCC=15V)

項目	記号	仕様			単位	条件
		最小	標準	最大		
【 回路電流 】						
回路電流(ON)1	I _{ON1}	-	310	600	uA	EO=0.0V, RT=220kΩ
回路電流(ON)2	I _{ON2}	-	380	700	uA	EO=3.0V, RT=220kΩ (PULSE 動作時)
スタートアップ電流	I _{ON3}	-	65	130	uA	VCC=12V
【 VCC 端子保護機能 】						
VCC UVLO 電圧 1	V _{UVLO1}	12.0	13.0	14.0	V	VCC 上昇時
VCC UVLO 電圧 2	V _{UVLO2}	8.0	9.0	10.0	V	VCC 下降時
VCC UVLO ヒステリシス	V _{UVLO3}	-	4.0	-	V	V _{UVLO3} = V _{UVLO1} -V _{UVLO2}
【 Gm アンプブロック 】						
VS 端子プルアップ電流	I _{VS}	-	0.5	-	uA	
Gm アンプ基準電圧 1	V _{AMP}	2.465	2.500	2.535	V	
Gm アンプ基準電圧 ラインレギュレーション	V _{AMP_line}	-20	-1	-	mV	VCC10V to 26V
Gm アンプ トランスコンダクタンス	T _{VS}	50	75	100	uA/V	EO=2.5V V _{GUP} <VS<V _{OV} P
Gm アンプソース電流	I _{EO_source}	30	50	70	uA	VS=1.0V
Gm アンプシンク電流	I _{EO_sink}	30	50	70	uA	VS=3.5V
【 EO ブロック 】						
OFF スレッシュホールド電圧	EO_OFF_TH	0.57	0.67	0.77	V	
EO ディスチャージ抵抗	R _{EO}	2.3	4.3	6.3	kΩ	VCC=12V, EO=3V
【 OSC ブロック 】						
最大 ON 幅	T _{MAXDUTY}	23.4	26.0	28.6	us	RT=220kΩ EO=4V
最大発振周波数	F _{MAXDUTY}	160	220	280	kHz	RT=220kΩ EO=0.7V
RT 端子出力電圧	V _{RT}	0.90	1.15	1.40	V	
【 ZCD ブロック 】						
ZCD 端子スレッシュホールド電圧 1	V _{zcd1}	1.65	1.80	1.95	V	ZCD 端子上昇時
ZCD 端子スレッシュホールド電圧 2	V _{zcd2}	0.55	0.67	0.79	V	ZCD 端子下降時
最小検出パルス幅	T _{zcd1}	100	200	-	ns	
ZCD 出力遅延時間	T _{zcd2}	-	260	520	ns	
入力クランプ電圧(High)	V _{ih}	6.1	6.7	7.3	V	I _{sink} =3mA
入力クランプ電圧(Low)	V _{il}	-0.3	-0.1	-	V	I _{source} =-3mA
【 リスタートブロック 】						
リスタート時間	T _{RS}	15.0	30.0	45.0	us	ZCD=0V VS=EO=2.5V
【 VS 保護ブロック 】						
VS ショート保護検出電圧	V _{SHORT}	0.200	0.300	0.400	V	
VS ショート保護検出時間	T _{VS_SH}	50	150	300	us	
VS 過電圧ゲイン増加電圧	V _{OV} P	1.025× V _{AMP}	1.050× V _{AMP}	1.075× V _{AMP}	V	
VS 過電圧保護検出電圧 1	V _{OV} P1	1.065× V _{AMP}	1.080× V _{AMP}	1.095× V _{AMP}	V	VS 上昇時
VS 過電圧保護検出電圧 2	V _{OV} P2	1.020× V _{AMP}	1.040× V _{AMP}	1.060× V _{AMP}	V	VS 下降時
VS 過電圧保護検出電圧 Hys	V _{HYS}	0.030× V _{AMP}	0.040× V _{AMP}	0.050× V _{AMP}	V	
VS 低電圧ゲイン増加電圧	V _{GUP}	0.840× V _{AMP}	0.900× V _{AMP}	0.960× V _{AMP}	V	
【 CS ブロック 】						
CS 端子スレッシュホールド電圧	V _{CS}	0.63	0.65	0.67	V	
最小パルス幅	H _{min}	-	400	700	ns	CS> V _{CS}
出力遅延時間	T _{delay}	-	150	300	ns	
【 OUT ブロック 】						
OUT 端子 H 電圧	V _{POUTH}	10.8	12.0	13.2	V	IO=-20mA
OUT 端子 L 電圧	V _{POUTL}	-	-	1.00	V	IO=+20mA
OUT 端子 プルダウン抵抗	R _{PDOUT}	75	100	125	kΩ	

特性データ
(参考データ)




Figure 14. VCC UVLO電圧1 vs 周囲温度 (Ta)




Figure 15. GMアンプ基準電圧1 (VAMP) vs 周囲温度 (Ta)




Figure 16. GMアンプ基準電圧1 (VAMP) vs VCC




Figure 17. CS端子スレッシュホールド電圧 (Vcs) vs 周囲温度 (Ta)




Figure 18. OUT端子H電圧 (VOUTH) vs VCC




Figure 19. EO端子OFFスレッシュホールド電圧 (EO_OFF_TH) vs 周囲温度 (Ta)




Figure 20. GMアンプトランスコンダクタンス (TVS) vs 周囲温度 (Ta)

入出力等価回路図




Figure 21. 入出力等価回路

応用回路例




Figure 22. 応用回路例

1. 出力電圧設定

出力電圧は RVSH 及び RVSL の抵抗値にて決まります。

$$V_{O_PFC} = \left(1 + \frac{RVSH}{RVSL}\right) \times V_{AMP} = \left(1 + \frac{1582k\Omega}{10k\Omega}\right) \times 2.5V = 398V$$

2. 最低発振周波数 f_{sw} の決まり方

PFC のスイッチング周波数は、下記の式で決まります。

$$f_{sw} = \frac{\eta_{PFC} \times V_{in}^2}{2 \times P_{o_PFC} \times L} \times \frac{V_{o_PFC} - \sqrt{2} \times V_{in}}{V_{o_PFC}}$$

最低入力電圧時に周波数は最小になります。損失やノイズを考慮すると、周波数を低くすることが有効ですが、下げ過ぎるとインダクタンスを大きくする必要があります。また、20kHz 以下まで下げると可聴帯域に入り、音鳴りが発生します。最低周波数を 50kHz として、設計します。

3. インダクタンスの算出

$$L = \frac{\eta_{PFC} \times V_{in}^2}{2 \times P_{o_PFC} \times f_{sw}} \times \frac{V_{o_PFC} - \sqrt{2} \times V_{in}}{V_{o_PFC}}$$

参考) $V_{in}=AC90V$ 、 $V_{o_PFC}=400V$ 、 $P_{o_PFC}=200W$ 、 $\eta_{PFC}=0.9$ 、 $f_{sw}=50kHz$ の時、

$$L = 248.5\mu H \approx 250\mu H$$

4. インダクタ電流の算出

$$I_{pk} = \frac{\sqrt{2} \times V_{in}}{L} \times t_{on} = \frac{2\sqrt{2} \times P_{o_PFC}}{\eta_{PFC} \times V_{in}} = 6.98A$$

5. ON 幅の算出

$$T_{ON_MAX} [s] = \frac{2 \times L \times P_{o_PFC}}{V_{ACMin}^2 \times \eta_{PFC}}$$

AC 電圧が高くなるほど ON 幅は少なくて済むので最小 AC 電圧で決定します。

AC 入力電圧レンジが広い場合、最小 AC 電圧で IC の最大 ON 幅になるような RT 抵抗設定をお勧めします。

AC 電圧が高いほど ON 幅は短くなるので、EO 電圧変動が小さくなります。RT 抵抗による ON 幅の設定が短いほど EO 電圧変動幅が大きくなります。

基板設計上の注意

部品配置について

Fig.23 破線内の部品についてはなるべく IC 直近に配置してください。また、スイッチングラインやインダクタ、DRAIN 等の大電流ラインとの干渉を避ける部品配置をしてください。




Figure 23. 部品配置

GND 配線引き回しについて

Fig.24 の赤線は大電流が流れる GND 配線になります。各ライン独立配線し、太く短く引いてください。青線は ICGND になります。ICGND 及び IC 周辺部品の GND を共通にしてください。




Figure 24. GND 配線レイアウト

大電流ラインについて

Fig.25 の赤線部分は回路電流が多く流れます。太く短く引いてください。また、ノイズが大きいラインにもなるので近くに IC やインピーダンスが高いラインの引き回しは避けてください。




Figure 25. 大電流ラインレイアウト

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

機能的に負電位を入出力する端子を除き、グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子、負電位入出力端子以外の端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、最高接合部温度を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けした場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A) の時、トランジスタ(NPN)では GND > (端子 B) の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B) の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure xx. モノリシック IC 構造例

13. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ定数を決定してください。

14. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASO を超えないよう設定してください。

15. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

16. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。


17. 外乱光の影響について

WL-CSP のようにシリコン面の一部が露出しているデバイスは、外乱光が当たると光電効果により特性に影響を与える恐れがあります。フィルタの設置や遮光など外乱光の影響を受けない設計をしてください。

発注形名情報


B D 7 6 9 0 F J							-	E 2	
品名							パッケージ FJ: SOP8-J8	包装、フォーミング仕様 E2: リール状エンボステーピング	

標印図



標印	パッケージ	発注可能形名
D7690	SOP-J8	BD7690FJ-E2

外形寸法図と包装・フォーミング仕様




改訂履歴

日付	版	変更内容
2017.01.23	Rev.001	Release
2017.03.27	Rev.002	p.11 電気的特性項目追加
2020.12.28	Rev.003	パッケージ(SOP-J8A)生産工場展開品の追加（限定）P.22-2,P22-3

発注形名情報


B D 7 6 9 0 F J							-	Z E 2		
形名							パッケージ FJ: SOP8-J8A	包装、フォーミング仕様 Z: 生産工場展開品 E2: リール状エンボステーピング		

標印図



標印	パッケージ	発注可能形名
D7690	SOP-J8A	BD7690FJ-ZE2

外形寸法図と包装・フォーミング仕様



ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。したがって、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。）又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。