

フォトカプラ不要 絶縁型フライバック・コンバータ

BD7F100HFN-LB BD7F100EFJ-LB BD7F100UEFJ-LB

概要

本製品は産業機器市場へ向けた、長期の供給を保証するランクの製品です。
これらのアプリケーションとして、ご使用される場合に最適な商品です。

本製品はフォトカプラ不要の絶縁型フライバック・コンバータです。トランスで絶縁された安定な出力電圧を得るために、従来のアプリケーションでは必要とされたフォトカプラや、トランスの3次巻線によるフィードバック回路が一切不要となることで、大幅に部品点数を削減し、小型、高信頼性の絶縁型電源アプリケーションを実現できます。

さらに、独自の適応型オン時間制御テクノロジーの採用で、従来の方式では必要とされた外付け位相補償部品も不要となり、簡単に高性能の絶縁型電源アプリケーションを実現できます。

特長

- 産業機器に適した長期の供給保証
- フォトカプラや、トランスの3次巻線が不要
2本の外付け抵抗とトランス巻数比で出力電圧を設定
- 独自の適応型オン時間制御テクノロジーを採用
高速負荷応答を実現し、外付け位相補償部品が不要
- 固定スイッチング周波数で低出力リップル
- 高効率の軽負荷モード対応 (PFM 動作)
- シャットダウン/イネーブル制御
- Nch MOSFET 内蔵
- ソフトスタート機能
- 出力負荷補償機能
- 各種保護機能
 - 入力低電圧保護 (VIN UVLO)
 - 過電流保護 (OCP)
 - 温度保護 (TSD)

用途

- 産業機器向け絶縁電源


重要特性

■ 動作電源電圧:	3V to 40V
■ SW 端子動作電圧:	50V(Max)
■ 過電流リミット:	1.25A(Typ)
■ スwitchング周波数:	400kHz(Typ)
■ 基準電圧精度:	±1.5%
■ シャットダウン時回路電流:	0μA (Typ)
■ 動作時回路電流:	2mA(Typ)
■ 動作接合部温度:	-40°C to +125°C

パッケージ

HSO8
HTSOP-J8


W(Typ)	D(Typ)	H(Max)
2.90mm	3.00mm	0.60mm
4.90mm	6.00mm	1.00mm




HSO8

HTSOP-J8

基本アプリケーション回路




端子配置図



端子説明

端子番号	記 号	機 能
1	AGND	アナログ系 GND
2	SDX/EN	シャットダウン／イネーブル制御
3	COMP	出力電圧の負荷電流補償設定
4	REF	出力電圧設定
5	FB	出力電圧設定
6	PGND	パワー系 GND
7	SW	スイッチング出力
8	VIN	電源

ブロック図



各ブロック動作説明

1. INTERNAL REGULATOR

内部回路用のレギュレータブロックです。

基準電圧生成ブロック(VREF)も、このブロック内に含まれます。

SDX/EN 端子が 0.9V(Typ)以下のシャットダウン状態においては、このブロックもシャットダウンします。

2. VIN UVLO

入力低電圧保護ブロックです。

入力電源電圧 V_{IN} が 2.5V(Typ)以下になると検出し、SW 端子が Hi-Z となり保護状態となります。

入力電源電圧 V_{IN} が 2.65V(Typ)以上になると、ソフトスタートを経て自動復帰します。(ヒステリシス電圧:0.15V(Typ))

3. SOFT START

SDX/EN 端子が 2.0V(Typ)以上のイネーブル状態になると、COMPARATOR ブロックの基準電圧を 0V から VREF まで緩やかに遷移させることで、出力電圧の立ち上がりにおける突入電流やオーバーシュートを防ぎます。

ソフトスタート時間 t_{ss} は、IC 内部で設定された固定値 6ms(Typ)となっています。

出力電圧が設定電圧の 50%以下の状態においては、最小オフ時間は 750ns(Typ)となります。

4. COMPARATOR

基準電圧と、SW 端子電圧のフィードバック電圧である REF 端子電圧とを比較します。

コンパレータによるフィードバックループを構成するため、負荷変動に対する応答性に優れています。

5. ADAPTIVE ON-TIME CONTROLLER

独自の適応型オン時間制御テクノロジーに対応したブロックです。

負荷安定時は PWM 制御のため、スイッチング周波数は 400kHz(Typ)固定となります。

負荷変動時はオン時間制御となり、スイッチング周波数を変動しながら高速負荷応答を実現します。

軽負荷時には高効率の PFM 動作となり、スイッチング周波数を低下することで自己消費電力を抑えます。

6. DRIVER

内蔵の Nch MOSFET を駆動するブロックです。

7. LOAD COMPENSATION

負荷電流に応じた 2 次側出力ダイオードの V_F 特性変動による出力電圧変動を補償するブロックです。

内蔵の Nch MOSFET に流れる電流をモニタして、COMP 端子の外付け抵抗とコンデンサで決定される補償量及び時定数に応じた電流を REF 端子より引き込みます。REF 端子の外付け抵抗に流れる帰還電流が減少し REF 端子電圧が低下することで、出力電圧が上昇し補正されます。

8. TSD

温度保護ブロックです。

IC 内部のチップ（接合部）温度 T_j が 175°C (Typ)以上に上昇すると検出し、SW 端子が Hi-Z となり保護状態となります。

T_j が 150°C (Typ)以下に低下すると、ソフトスタートを経て自動復帰します。

9. OCP

過電流保護ブロックです。

内蔵の Nch MOSFET のオン時におけるピーク電流が 1.25A(Typ)に達すると検出し、Nch MOSFET をオフします。

出力電圧が設定電圧の 50%以下になると、OCP のピーク検出電流は 0.625A(Typ)に抑制されます。

また、出力電圧が設定電圧の 50%以下の状態で OCP が動作すると、最小オフ時間は 1.5 μ s(Typ)となります。

絶対最大定格 (Ta=25°C)

項 目	記号	定 格		単位
		BD7F100HFN-LB	BD7F100EFJ-LB BD7F100UEFJ-LB	
VIN 入力電源電圧 ^(Note 1)	VIN	45		V
SW 端子電圧	VSW	60		V
SDX/EN 端子電圧	VSDX/EN	VIN		V
FB 端子電圧	VFB	VIN-0.3V to VIN+0.3V もしくは 45V の低い方		V
REF 端子電圧	VREF	7		V
COMP 端子電圧	VCOMP	7		V
許容損失	Pd	1.75 ^(Note 2)	3.75 ^(Note 3)	W
保存周囲温度	Tstg	-55 to +150		°C
最大ジャンクション温度	Tjmax	150		°C

(Note 1) Pd を超えないこと。

(Note 2) 1 層ガラスエポキシ基板実装時 (基板サイズ 70mm x 70mm x 1.6mm、銅箔密度 65%、銅箔厚 35μm) Ta ≥ 25°C の場合は、14.0mW/°C で軽減。

(Note 3) 4 層ガラスエポキシ基板実装時 (基板サイズ 70mm x 70mm x 1.6mm、銅箔厚 35μm) Ta ≥ 25°C の場合は、30.0mW/°C で軽減。

注意: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

推奨動作条件

項 目	記号	規格値			単位
		最小	標準	最大	
VIN 入力電源電圧	VIN	3	24	40	V
SW 端子電圧	VSW	—	—	50	V
ジャンクション温度 ^(Note 4)	Tj	-40	—	+125	°C

(Note 4) ジャンクション温度が 125°C を超えると動作寿命が低減するおそれがあります。

電氣的特性 (特に指定のない限り、Ta = 25°C, VIN = 24V, VSDX/EN = 2.5V とする。)

項 目	記号	規 格 値			単位	条 件
		最小	標準	最大		
Power Supply						
シャットダウン時回路電流	IST	-	0	10	μA	VSDX/EN=0V
動作時回路電流	ICC	-	2	4	mA	VSDX/EN=2.5V VREF=2V(PFM 動作時)
UVLO 検出電圧	VUVLO	2.3	2.5	2.7	V	VIN falling
UVLO ヒステリシス電圧	VUVLO_HYS	0.1	0.15	0.2	V	
SDX/EN Control						
シャットダウン電圧	VSDX	0.3	0.9	1.5	V	
イネーブル電圧	VEN	1.9	2.0	2.1	V	VSDX/EN rising
イネーブルヒステリシス電圧	VEN_HYS	0.15	0.2	0.25	V	
SDX/EN 端子流入電流	ISDX/EN	-	0	1	μA	VSDX/EN=2V
Reference Voltage						
基準電圧	VREF	0.768	0.78	0.792	V	
Switch Characteristics						
オン抵抗	RON	-	0.5	-	Ω	SW-PGND 端子間
過電流リミット	ILIMIT	1	1.25	1.5	A	
スイッチング周波数	fsw	-	400	-	kHz	PWM 動作時(Duty=40%)
最小オン時間	ton_MIN	-	350	-	ns	
最小オフ時間	toff_MIN	-	300	-	ns	
最大オフ時間	toff_MAX	-	20	-	μs	
ソフトスタート時間	tss	-	6	-	ms	0V to (VREF × 90%)

特性データ (参考データ)




Figure 1. Maximum Output Power vs VIN Voltage

最大出力電力は、SW 端子の電流リミット最大動作電圧によって概ね制限されます。

さらに、外付け部品（トランス、ショットキーバリアダイオード、スナバ回路など）の特性によっても変動します。

特性データ (参考データ)




Figure 2. Shutdown Current vs VIN Voltage




Figure 3. Circuit Current vs VIN Voltage




Figure 4. SDX/EN Input Current vs SDX/EN Voltage









Figure 5. Switching Frequency vs Duty

特性データ (参考データ)


Figure 6. Efficiency vs Load Current
(24V 入力、5V 出力)Figure 7. Output Voltage vs Load Current
(24V 入力、5V 出力)Figure 8. Output Voltage vs Ambient Temperature
(24V 入力、5V 出力)Figure 9. 負荷応答特性
(24V 入力、5V 出力、負荷補償なし、 $I_{OUT}=300mA \leftrightarrow 1A$)

特性データ (参考データ)




Time: 4ms/Div

Figure 10. 起動波形 (SDX/EN 端子制御)
(24V 入力、5V 出力、SDX/EN=0V→2.5V)




Time: 4ms/Div

Figure 11. シャットダウン波形 (SDX/EN 端子制御)
(24V 入力、5V 出力、SDX/EN=2.5V→0V)



Time: 4ms/Div




Figure 12. 起動波形 (VIN 端子制御)
(24V 入力、5V 出力、VIN=0V→24V、R1=1MΩ、R2=120kΩ)



Time: 4ms/Div

Figure 13. シャットダウン波形 (VIN 端子制御)
(24V 入力、5V 出力、VIN=24V→0V、R1=1MΩ、R2=120kΩ)

特性データ (参考データ)

Figure 14. Efficiency vs Load Current
(24V 入力、±15V 出力)Figure 15. Output Voltage vs Load Current
(24V 入力、±15V 出力)Figure 16. Output Voltage vs Ambient Temperature
(24V 入力、±15V 出力)

応用回路例

基板のレイアウト、外付け部品の種類などにより特性が変化しますので実機での十分なご確認をお願い致します。




Figure 17. 24V 入力、5V 出力




Figure 18. 24V 入力、±15V 出力




Figure 19. 5V 入力、5V 出力

Table 1. 推奨トランス

Part Number	Size (W×L×H) [mm]	LP [μH]	NP : NS	Vendor	Target Applications		
					VIN [V]	VOUT [V]	IOUT [A]
CEP1311D-2405051R	13.5 × 20.0 × 12.5	63	3 : 1	Sumida Electric	24	5	1
CEP911B-2405051R	10.0 × 10.0 × 11.5	63	3 : 1	Sumida Electric	24	5	0.8
CEP1311D-2415052R	13.5 × 20.0 × 12.5	50	1 : 1 : 1	Sumida Electric	24	±15	0.165
CEP911B-0505051R	10.0 × 10.0 × 11.5	10	1 : 2	Sumida Electric	5	5	0.2

アプリケーション情報

1. 動作概要

本製品はフォトカプラ不要の絶縁型フライバック・コンバータです。トランスで絶縁された安定な出力電圧を得るために、従来のアプリケーションでは必要とされたフォトカプラや、トランスの3次巻線によるフィードバック回路が一切不要となることで、大幅に部品点数を削減し、小型、高信頼性の絶縁型電源アプリケーションが実現できます。さらに、独自の適応型オン時間制御テクノロジーの採用によって、従来の方式では必要とされた外付け位相補償部品も不要となり、簡単に高性能の絶縁型電源アプリケーションが実現できます。

1次側フライバック電圧から2次側の出力電圧の情報を得てフィードバックし、この情報とIC内部の基準電圧と比較して、オンタイミングを決定します。

適応型オン時間制御の特長は以下となります。

- ・ 負荷電流安定時は、PWM制御で動作しスイッチング周波数は、400kHz(Typ)固定
- ・ 負荷電流変動時は、オン時間制御で動作しスイッチング周波数が変動することで高速負荷応答を実現
- ・ 軽負荷時にはスイッチング周波数が低下することで高効率を実現

2. タイミングチャート

(1) 起動時/停止時

SDX/EN 端子が 2.0V(Typ)以上となるとイネーブル状態となり、ソフトスタート機能により出力電圧が緩やかに起動します。また、SDX/EN 端子が 1.8V(Typ)以下になるとディセーブル状態となり出力電圧をオフします。




Figure 20. 起動/停止時タイミングチャート

(Note1) 本ICの制御方式ではデューティが50%以下で動作する必要があります。起動時/停止時にはVINが次式を満たす状態で、SDX/EN端子をイネーブル/ディセーブル制御してください。

$$V_{IN} > \frac{N_P}{N_S} \times (V_{OUT} + V_F) \quad [V]$$

V_{IN} = VIN 入力電源電圧

N_P = 1次側のトランス巻数

N_S = 2次側のトランス巻数

V_{OUT} = 出力電圧

V_F = 2次側の出力ダイオードの順方向電圧

SDX/EN 端子を VIN 端子にショートしてご使用いただくと、起動時/停止時にデューティ 50%以上となり意図しない出力電圧が生じる場合があります。VIN 端子によるイネーブル制御については、P.16 アプリケーション情報「8.イネーブル電圧」をご参照ください。

(2) 入力低電圧保護 (VIN UVLO)

入力電源電圧 V_{IN} が 2.5V(Typ)以下になると検出し、SW 端子が Hi-Z となり出力を OFF します。

入力電源電圧 V_{IN} が 2.65V(Typ)以上になると、ソフトスタートを経て自動復帰します。(ヒステリシス電圧:0.15V(Typ))




Figure 21. VIN UVLO タイミングチャート

(3) 温度保護 (TSD)

IC 内部のチップ（接合部）温度 T_j が 175°C (Typ)以上に上昇すると検出し、SW 端子が Hi-Z となり出力を OFF します。

T_j が 150°C (Typ)以下に低下すると、ソフトスタートを経て自動復帰します。温度保護回路は、あくまで $T_{jmax}=150^{\circ}\text{C}$ を超えた異常状態下での熱暴走から IC を遮断することを目的とした回路であり、セットの保護及び保障を目的としておりません。よって、この回路の機能を利用したセットの保護設計はしないでください。




Figure 22. TSD タイミングチャート

(4) 過電流保護 (OCP)

内蔵の Nch MOSFET のオン時におけるピーク電流が 1.25A(Typ)に達すると検出し、Nch MOSFET をオフします。

スイッチング周期ごとに検出しており、オンデューティが制限されるため、出力電圧は低下します。




Figure 23. OCP タイミングチャート

3. 出力電圧

内蔵 Nch MOSFET が OFF 時において、SW 端子電圧が VIN 電圧より高くなります。この 1 次側フライバック電圧 (SW 端子電圧と VIN 電圧の差) は、2 次側の出力電圧情報を含んでいます。ターン OFF 時の SW 端子電圧は次式で表せます。

$$V_{SW} = V_{IN} + \frac{N_P}{N_S} \times (V_{OUT} + V_F + I_S \times ESR) \quad [V]$$

V_{SW} = SW 端子電圧

I_S = 2 次側のトランス電流

ESR = 2 次側の総インピーダンス

(2 次側のトランス巻線抵抗、基板のインピーダンス等)




Figure 24. 制御ブロック図

この 1 次側フライバック電圧は、抵抗 R_{FB} によって電流 I_{RFB} に変換されます。FB 端子電圧は VIN の差動回路により VIN 電圧とほぼ等しくなるため、I_{RFB} は次式となります。

$$I_{RFB} = \frac{V_{SW} - V_{FB}}{R_{FB}} = \frac{\frac{N_P}{N_S} \times (V_{OUT} + V_F + I_S \times ESR)}{R_{FB}} \quad [A]$$

I_{RFB} = FB 端子流入電流

V_{FB} = FB 端子電圧

R_{FB} = FB-SW 端子間の外付け抵抗

さらに、I_{RFB} は抵抗 R_{REF} に流れるため、REF 端子電圧は次式となります。

$$V_{REF} = \frac{R_{REF}}{R_{FB}} \times \frac{N_P}{N_S} \times (V_{OUT} + V_F + I_S \times ESR) \quad [V]$$

V_{REF} = REF 端子電圧

R_{REF} = REF-AGND 端子間の外付け抵抗 (3.9 kΩ を前提に IC 内部が設計されています)

REF 端子電圧は IC 内部の基準電圧 (0.78V(Typ)) との比較コンパレータに入力されます。系全体のループゲインが高いため、REF 端子電圧は IC 内部の基準電圧と等しくなります。従って、出力電圧 V_{OUT} と REF 端子電圧 V_{REF} は次式の関係になります。

$$V_{OUT} = \frac{R_{FB}}{R_{REF}} \times \frac{N_S}{N_P} \times V_{REF} - V_F - I_S \times ESR \quad [V]$$

つまり、出力電圧 V_{OUT} はトランスの 1 次側と 2 次側の巻数比、R_{FB} と R_{REF} の抵抗比によって設定します。V_F と ESR は出力電圧誤差の要因となります。帰還抵抗 R_{FB} は上記 V_{OUT} の関係式より、次式となります。

$$R_{FB} = \frac{R_{REF}}{V_{REF}} \times \frac{N_P}{N_S} \times (V_{OUT} + V_F + I_S \times ESR) \quad [\Omega]$$




Figure 25. 1 次側フライバック電圧

4. トランス

(1) 巻数比

巻数比は、出力電圧、最大出力電力、デューティ、SW 端子電圧を設定するパラメータです。
フライバック・コンバータのデューティは次式で表せます。

$$Duty = \frac{\frac{N_P}{N_S} \times (V_{OUT} + V_F)}{V_{IN} + \frac{N_P}{N_S} \times (V_{OUT} + V_F)}$$

SW 端子からフィードバック電圧をモニタしており、安定した制御のためにデューティを 50%以下にする必要があります。
また最小オン時間の制約から最低デューティは 20%となり、巻数比は下記の条件を満たさなければなりません。

$$\frac{1}{4} \times \frac{V_{IN}}{V_{OUT} + V_F} < \frac{N_P}{N_S} < \frac{V_{IN}}{V_{OUT} + V_F}$$

(2) 1 次側インダクタンス

フライバック・コンバータは、1 次側のインダクタンスと 2 次側の出力コンデンサによる 2 次の極（ポール）を持ちます。
したがって、安定動作のためには 1 次側インダクタンスの選定は重要となります。
また、1 次側インダクタンスは最大負荷にも影響を与えるため、下記の条件を満たさなければなりません。

$$\frac{1}{2} \times \frac{V_{IN}^2 \times T \times Duty^2 \times \eta}{I_{LIMIT_MIN} \times Duty \times V_{IN} \times \eta - V_{OUT_MAX} \times I_{OUT_MAX}} < L_P < \frac{2 \times Duty \times V_{IN}^2}{(V_{OUT} + V_F) \times I_{OUT_MAX} \times \pi \times f_{SW}} \quad [H]$$

L_P = 1 次側インダクタンス

T = スイッチング周期

η = 効率

I_{LIMIT_MIN} = 過電流リミットの最小値

I_{OUT_MAX} = 最大出力負荷電流

f_{SW} = スイッチング周波数

(3) 漏れインダクタンス

トランスの漏れインダクタンスは、内蔵 Nch MOSFET がターンオフした瞬間に、SW 端子にリングングを発生させます。
リングングの尖頭電圧が SW 端子の絶対最大定格 60V を超えないようにスナバ回路等を挿入してください。さらに、スパイク電圧発生後は、リングングが生じます。2 次側の出力電圧の誤検出防止のため、250ns(Typ)以内に収束させる必要があります。

また、内蔵 Nch MOSFET がターンオンした瞬間に、出力ダイオードに逆方向のスパイク電圧を発生させます。このスパイク電圧が出力ダイオードの定格電圧を超えないように十分ご注意ください。

(4) 巻線抵抗

1 次側及び 2 次側の巻線抵抗は電力効率の低下を招きます。また、2 次側の巻線抵抗は出力電圧を低下させます。
したがって、巻線抵抗の小さいトランスの使用を推奨します。

(5) 飽和電流

1 次側トランス電流は、飽和電流を超えた電流を流すとトランスのコアが飽和するため、流入した電流は 2 次側に伝搬されません。また、コアが飽和するとインダクタンス値が低下するため、トランス電流が急激に増加してしまいます。トランス電流は定格飽和電流を超えないようにしてください。

5. 出力コンデンサ

安定動作のためには 2 次側の出力コンデンサの選定は重要となります。下記の条件を目安に容量を選定してください。

$$C_{OUT} = 1.6 \times 10^{-9} \times \frac{1}{L_P} \times \left(\frac{N_P}{N_S} \times Duty \right)^2 \quad [F]$$

C_{OUT} = 出力コンデンサの容量値

また、2 次側の出力電圧はソフトスタート時間(tss)に立ち上がる必要があるため、出力コンデンサの選定には次式の条件も考慮してください。特に容量値が極端に大きい場合、起動時の突入電流により過電流保護が動作し、起動不良が発生する可能性があります。

$$C_{OUT} \leq \frac{1}{2} \times \frac{t_{SS} \times \left\{ \left(I_{LIMIT_MIN} \times \frac{N_P}{N_S} \right) \times (1 - Duty) - I_{OUT_MAX} \right\}}{V_{OUT}} \quad [F]$$

tss = ソフトスタート時間

6. 入力コンデンサ

入力コンデンサにはセラミック・コンデンサをご使用ください。入力コンデンサは VIN 端子に可能な限り近く配置してください。基板パターンやコンデンサの位置によって誤動作する可能性がありますので P.19「基板レイアウトの注意点」をご参照の上、設計をお願いします。

入力コンデンサの容量は VIN 端子のリプル電圧が入力電源電圧の 4%以下になるようにしてください。

また、負荷変動時や起動時においてもリプル電圧が抑えられていることをご確認ください。

7. 出力ダイオード

出力ダイオードの順方向電圧 V_F は出力電圧の誤差要因になりますので、 V_F の小さいショットキーバリアダイオードを推奨します。ダイオードの選定においては、順方向電流が定格を超えないようにしてください。また、内蔵 Nch MOSFET がオンのときに、出力ダイオードに発生する逆方向電圧 V_R は次式で表せます。

$$V_R = V_{IN} \times \frac{N_S}{N_P} + V_{OUT} \quad [V]$$

さらに、内蔵 Nch MOSFET がターンオンする瞬間には逆方向電圧 V_R にリングングが重畳されます。逆方向電圧 V_R の尖頭電圧が、出力ダイオードの定格を超えないようにしてください。

8. イネーブル電圧

SDX/EN 端子電圧を 0.9V(Typ)以下とすることで、本 IC をシャットダウン状態にできます。

SDX/EN 端子電圧の立ち上り時、2.0V(Typ)以上にするとイネーブル状態となり IC が起動します。

また、立ち下り時には 0.2V(Typ)のヒステリシス電圧があります。

SDX/EN 端子は Figure.26 に示すように、VIN 端子と GND 端子間を抵抗 R_1 と R_2 で分割して SDX/EN 端子に接続することで、VIN 端子によるイネーブル制御を実現します。VIN 端子立ち上り時のイネーブル電圧は次式で設定できます。

$$V_{VIN_ENABLE} = \frac{2.0V \times (R_1 + R_2)}{R_2} \quad [V]$$

VIN 端子立ち下り時のディセーブル電圧は次式で設定できます。

$$V_{VIN_DISABLE} = \frac{1.8V \times (R_1 + R_2)}{R_2} \quad [V]$$

本 IC の制御方式ではデューティが 50%以下で動作させる必要があるため、次式を満たすディセーブル電圧に設定します。

$$V_{VIN_DISABLE} > \frac{N_P}{N_S} \times (V_{OUT} + V_F) \quad [V]$$

SDX/EN 端子電圧が 5V 以上になると、IC 内部のクランプ素子がオンして流入電流が生じますのでご注意ください。




Figure .26 VIN 端子によるイネーブル制御

9. 最小負荷電流

本製品は、トランスで絶縁された 2 次側の出力電圧情報を、内蔵 Nch MOSFET がターンオフした時の SW 端子電圧より得て、安定な出力電圧を実現します。従って、いかなる場合においても内蔵 Nch MOSFET がスイッチング動作をしないと、出力電圧を安定化することができません。

そのため、軽負荷時においても最小オン時間でスイッチング動作をします。それは、少量のエネルギーを 2 次側出力に供給することになるため、その負荷電流が少ない場合には出力電圧が上昇する可能性があります。そのため、出力にダミー抵抗などを追加して、最小負荷電流を確保する必要があります。

その必要最小負荷電流 I_{OUT_MIN} は下式で表せます。

$$I_{OUT_MIN} = 7.5 \times 10^{-9} \times \left(\frac{V_{IN}^2}{L_P \times V_{OUT}} \right) \quad [A]$$

10. スイッチング周波数の変曲点

軽負荷時においては、負荷電流に応じてスイッチング周波数を変動させることで高効率を実現しています。スイッチング周波数が 400kHz(Typ)固定から低下し始める負荷電流 I_{OUT_fsw} は次式で表せます。

$$I_{OUT_fsw} = \frac{1}{2} \times \left\{ \frac{400kHz \times (V_{IN} \times t_{ON_MIN})^2}{L_P \times V_{OUT}} \right\} \quad [A]$$

t_{ON_MIN} = 最小オン時間




Figure 27. スイッチング周波数 対 負荷電流 イメージ

11. 負荷補償について

「3. 出力電圧」の V_{OUT} の関係式からロード・レギュレーションを悪化させる要因となるのが V_F と ESR であることがわかります。これらの要因が問題となるアプリケーションにおいては負荷補償機能を使用することで理想的なロード・レギュレーションを得ることが可能です。以下に、負荷補償メカニズムを説明します。特に出力電圧精度が要求されないアプリケーションでは COMP 端子を GND にショートすることで負荷補償機能を無効にできます。




Figure 28. 負荷補償機能ブロック図




Figure 29. 負荷補償量のモニタ(連続モード)

1 次側トランス電流 I_P の平均電流に応じて V_{OUT} の電圧ドロップを補正します。

I_P と I_S は次式の関係があるため、 I_P から I_S を想定して負荷補償量を決定し、COMP 端子の外付け CR で補償量の調整をします。Figure.28 の Current Monitor 部から $K \cdot I_P$ の電流が COMP 端子へ注入され、COMP 端子の外付け抵抗 R_{COMP} によって V_{COMP} へ変換します。ここで、 K は圧縮倍率であり $1/50k$ となります。

V_{COMP} の動作電圧上限は内部回路で制限されます。0.5V 以下になるよう R_{COMP} を設定してください。

$$I_P = \frac{N_S}{N_P} \times I_S \quad [A]$$

$$V_{COMP} = K \times I_P \times R_{COMP} \leq 0.5V$$

I_{COMP} の急峻な変化はループの動作を不安定にする可能性があります。

そのため、 V_{COMP} を安定化させるために C_{COMP} を用います。

C_{COMP} の参考値は $0.01\mu F$ から $0.1\mu F$ です。 C_{COMP} の付加により V_{COMP} は次式になります。

$$\begin{aligned} V_{COMP} &= K \times R_{COMP} \times I_{P_AVE} \\ &= K \times R_{COMP} \times \frac{I_{P_MIN} + I_{P_MAX}}{2} \times \frac{t_{ON}}{T} \quad [V] \end{aligned}$$

$$I_{COMP} = \frac{V_{COMP}}{25k\Omega} \quad [V]$$

I_{P_AVE} = 1 次側トランス電流の平均値

R_{COMP} = I_{COMP} 調整用外付け抵抗

t_{ON} = 内蔵 Nch MOSFET のオン時間

次に R_{COMP} の調整で I_{COMP} を設定し、負荷補償量を決める方法を説明します。

負荷補償機能により、本来 R_{REF} に流れる帰還電流が I_{COMP} により部分的に失われます。その結果、これを補うために V_{SW} の H レベルが上昇し、低下した出力電圧を補正します。

負荷補償機能が動作していないとき、V_{OUT} は前述の通り次式となります。

$$V_{OUT} = \frac{R_{FB}}{R_{REF}} \times \frac{N_S}{N_P} \times V_{REF} - V_F - I_{S_AVE} \times ESR \quad [V]$$

I_{S_AVE}=2 次側トランス電流の平均値

負荷補償機能が動作し、I_{COMP} が発生したときの V_{OUT} は次式になります。I_{COMP} により V_{OUT} の電圧が増加します。

$$V_{OUT} = \frac{N_S}{N_P} \times \left(\frac{V_{REF}}{R_{REF}} + I_{COMP} \right) \times R_{FB} - V_F - I_{S_AVE} \times ESR \quad [V]$$

$$\frac{K \times R_{COMP} \times I_{P_AVE}}{25k\Omega} \times \frac{N_S}{N_P} \times R_{FB} = I_{S_AVE} \times R_{VF} + I_{S_AVE} \times ESR$$

I_{COMP} によって V_F、ESR を除去するためには次式の成立が必要です。

$$I_{COMP} \times \frac{N_S}{N_P} \times R_{FB} = V_F + I_{S_AVE} \times ESR$$

次に I_S に対する V_F の変化を R_{VF} によって線形近似し、上式から I_{COMP} を調整する R_{COMP} を求めます。

$$\frac{K \times R_{COMP} \times I_{P_AVE}}{25k\Omega} \times \frac{N_S}{N_P} \times R_{FB} = I_{S_AVE} \times R_{VF} + I_{S_AVE} \times ESR$$

$$\frac{K \times R_{COMP}}{25k\Omega} \times \left(\frac{N_S}{N_P} \right)^2 \times R_{FB} = R_{VF} + ESR$$

$$R_{COMP} = 25k\Omega \times \frac{R_{VF} + ESR}{K \times R_{FB}} \times \left(\frac{N_P}{N_S} \right)^2 \quad [\Omega]$$

R_{COMP} の設定理論値を示しましたが、R_{VF}、ESR、R_{FB} は使用部品や実装基板といった使用環境に依存します。したがって、実際に R_{COMP} の設定するにはご使用の負荷電流範囲にて V_{OUT} をモニタしながら調整してください。





Figure 30. 負荷補償イメージ

基板レイアウトの注意



点線で示すラインは別層での配線をイメージしています。


Figure 31. アプリケーション回路図

基板レイアウトはICの安定動作に大きく影響します。基板レイアウトによっては、IC本来の特性が得られない場合や正常に動作しない場合があります。


基板レイアウトの際には以下の点に注意してください。

- ① 入力セラミック・コンデンサ C_{IN1} 、 C_{IN2} は V_{IN} 端子に可能な限り近く、ICと同じ面に配置してください。
- ② 太線で示すラインは幅広のパターンで可能な限り短くしてください。
- ③ R_{REF} は REF 端子に可能な限り近い位置に配置してください。
- ④ R_{FB} は FB 端子に可能な限り近い位置に配置してください。
- ⑤ トランス T_1 は SW 端子に近づけて配置し、矢印(1次側)で示す電流ループが短くなるようにしてください。
また、SW ノードのパターンは可能な限り太く、短くしてください。
- ⑥ 出力ダイオード D_2 はトランス T_1 に可能な限り近く配置し、矢印(2次側)で示す電流ループが短くなるようにしてください。
- ⑦ 多層基板の場合、SW ノードのパターン・ D_2 アノードのパターン直下の内層には GND 層や V_{OUT-} ノードパターンを置かないでください。
- ⑧ R_{COMP} 、 C_{COMP} は負荷補償機能用となります。
負荷補償機能を使用しない場合は COMP 端子を GND にショートしてください。
- ⑨ 裏面放熱用パッドは、基板 GND プレーンに接続してください。


参考レイアウトパターン



Top Layer




Middle Layer



Bottom Layer

入出力等価回路図



使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れる等の対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、 $GND > (\text{端子 A})$ の時、トランジスタ (NPN) では $GND > (\text{端子 B})$ の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、 $GND > (\text{端子 B})$ の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 32. モノリシック IC 構造例

13. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮の上定数を決定してください。

14. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASO を越えないよう設定してください。

15. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計等は、絶対に避けてください。


16. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報

B D 7 F 1 0 0 y H F N											LBTR	
形名			生産ライン情報 無:生産ライン A U:生産ライン B			パッケージ HFN:HSO N8 EFJ:HTSOP-J8			製品ランク LB:産業機器用 包装、フォーミング仕様 TR:リール状エンボステーパーピング 3000pcs (HSO N8) HR:リール状エンボステーパーピング 250pcs (HSO N8) E2:リール状エンボステーパーピング 2500pcs (HTSOP-J8) H2:リール状エンボステーパーピング 250pcs (HTSOP-J8)			

標印図



Part Number Marking	発注形名
D7F100	BD7F100HFN-LBTR BD7F100HFN-LBHR


Part Number Marking	発注形名
D7F100	BD7F100EFJ-LBE2 BD7F100EFJ-LBH2
U7F100	BD7F100UEFJ-LBE2 BD7F100UEFJ-LBH2

ラインアップ


パッケージ	発注形名	備考
HSO N8	BD7F100HFN-LBTR	-
	BD7F100HFN-LBHR	-
HTSOP-J8	BD7F100EFJ-LBE2	生産ライン A ^(Note 1)
	BD7F100UEFJ-LBE2	生産ライン B ^(Note 1)
	BD7F100EFJ-LBH2	生産ライン A ^(Note 1)
	BD7F100UEFJ-LBH2	生産ライン B ^(Note 1)

(Note 1) 生産ライン A : B は生産効率向上を目的に複数ライン構成となっています。
データシート内の保証特性に差異はありません。新規のご採用時には生産ライン B を推奨します。

外形寸法図と包装・フォーミング仕様



外形寸法図と包装・フォーミング仕様



改訂履歴

Date	Revision	Changes
2015/08/17	001	新規作成
2016/06/29	002	P.8 特性データ Figure 9. 誤記訂正 P.9 特性データ Figure 11. 誤記訂正 P.14 3.出力電圧 帰還抵抗 RFB 理論式 誤記訂正 P.15 (2)1 次側インダクタンス LP 説明文 追加 P.17 11.負荷補償 説明文の誤記訂正 Figure 27. -> Figure. 28. P.21 入出力等価回路図 3.COMP,4.REF,5.FB 更新
2017/04/17	003	P.4 FB 端子絶対最大定格の変更 P.24 小口リール追加 P.25 P.26 小口リール追加
2024/06/20	004	BD7F100UEFJ-LB 追加

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。