

0.95V to $V_{CC}-1V$, 0.5A/1.0A 1ch 超低飽和リニア電源

BD3540NUV BD3541NUV

概要

BD3540NUV, BD3541NUV は、超低電圧入力から超低電圧出力を実現できるチップセット用リニアレギュレータです。内蔵のパワートランジスタに、N-MOS FET を使用することで、オン抵抗 ($R_{ON}=400m\Omega(Typ)$, $200m\Omega(Typ)$) で発生する電圧差までの超低入出力電圧差で使用できます。入出力電圧差を小さくすることで、大電流 ($I_{OUTMAX}=0.5A\sim 1.0A$) 出力を実現し、変換ロスも低減できるため、スイッチング電源からの置き換えができます。BD3540NUV, BD3541NUV はスイッチング電源に必要なチョークコイルや整流用のダイオード、パワートランジスタが不要なため、セット全体のコストダウン、小型化を実現できます。外付け抵抗を使用して $0.65\sim 2.7V$ まで任意の出力電圧を設定することができます。また、NRCS 端子を使用することで、電圧出力の起動時間を調整できるため、セットの電源シーケンスに対応することができます。

特長

- 高精度電圧レギュレータ ($0.65V\pm 1\%$)
- VCC 低入力誤動作防止回路内蔵
- NRCS により突入電流を軽減 (NRCS: Non Rush Current on Startup の略)
- 超低オン抵抗 Nch Power MOSFET 内蔵
- 電流制限回路内蔵
- サーマルシャットダウン回路内蔵
- 出力可変タイプ
- トラッキング機能対応

重要特性

- | | |
|---------------|----------------------------------|
| ■ IN 入力電圧範囲: | $0.95V\sim V_{CC}-1V$ |
| ■ VCC 入力電圧範囲: | $3.0V\sim 5.5V$ |
| ■ 出力電圧範囲: | $0.65V\sim V_{IN}-0.3V$ |
| ■ 出力電流: | |
| BD3540NUV | 0.5A (Max) |
| BD3541NUV | 1.0A (Max) |
| ■ ON 抵抗: | |
| BD3540NUV | $400m\Omega(Typ)$ |
| BD3541NUV | $200m\Omega(Typ)$ |
| ■ スタンバイ電流: | $0\mu A(Typ)$ |
| ■ 動作温度範囲: | $-10^{\circ}C\sim +100^{\circ}C$ |

パッケージ


W(Typ) x D(Typ) x H(Max)



用途

モバイル PC、デスクトップ PC、LCD-TV、DVD、デジタル家電

基本アプリケーション回路とブロック図



○製品構造：シリコンモノリシック集積回路 ○耐放射線設計はしていません

www.rohm.co.jp

© 2016 ROHM Co., Ltd. All rights reserved.
TSZ22111 · 14 · 001

1/24

TSZ02201-0J2J0A601130-1-1
2018.06.14 Rev.003

端子説明

PIN No.	PIN 名	PIN 機能
1	VCC	電源端子
2	EN	イネイブル入力端子
3	PG	パワーグッド用端子
4	PGDLY	パワーグッドディレイ設定コンデンサ接続端子
5	IN	入力電圧端子
6	OUT	出力電圧端子
7	OUT	出力電圧端子
8	FB	出力基準電圧フィードバック端子
9	NRCS	突入電流防止(NRCS)用コンデンサ接続端子
10	GND	グランド端子

各ブロック動作説明

1. AMP

基準電圧(0.65V)と FB 電圧を比較し、出力の Nch FET($R_{ON}=400m\Omega$:BD3540NUV、 $R_{ON}=200m\Omega$:BD3541NUV)を駆動する誤差増幅器です。出力コンデンサにセラミックコンデンサを使用できるよう、また高速過渡応答が実現できるよう周波数特性の最適化を行っております。AMP 部の出力電圧範囲は GND~VCC となります。EN OFF 時や UVLO 時には出力を LOW にし、出力 NchFET を OFF させます。

2. EN

ロジック入力ピンでレギュレータの ON/OFF を制御します。OFF 時には回路電流が $0\mu A$ となるよう制御し、機器の待機時消費電流を低減します。また NRCS、OUT をディスチャージできる FET を ON させ、余分な電荷を引き抜き、負荷側の IC の誤動作を防ぎます。VCC 端子と静電気対策用 Di のような電氣的接続はないため、入力シーケンスに依存しません。

3. UVLO

VCC 減電時、出力電圧が誤動作しないよう出力を OFF させます。EN と同じように、NRCS、OUT をディスチャージします。スレッシュホールド電圧を(TYP2.5V)を越えると出力を起動させます。

4. Current Limit

出力 ON 時に、出力電流が IC 内部で設定した電流(0.5A 以上:BD3540NUV、1.0A 以上:BD3541NUV)が流れた際に出力電圧を減衰させ、負荷側の IC を保護します。電流が減少すると出力電圧は設定電圧に復帰します。

5. NRCS(Non Rush Current on Start-up)

NRCS ピンに外付けコンデンサを対 GND に接続することでソフトスタートを実現できます。出力電圧起動時間は NRCS 端子が $V_{FB}(0.65V)$ になるまでの時間で決定されます。起動中 NRCS 端子は $20\mu A$ (TYP)出力の定電流源となり、外部に接続されるコンデンサを充電します。出力起動時間は次式(1)に従って求められます。

$$t = C \frac{0.65V}{20\mu A} \quad \dots (1)$$

外付コンデンサの替りに、外部電源の出力を接続することにより、トラッキングシーケンスが可能です。また、外部電源出力の抵抗分割比を変更することにより、レシオメトリックシーケンスが可能です。(13 ページ参照)

6. TSD(Thermal Shut down)

IC の熱破壊、熱暴走を防止するために、チップ温度が高温になると出力が OFF します。また一定温度に戻ると復帰します。ただし、温度保護回路は本来 IC 自身を保護する目的で内蔵しておりますので、 $T_j(max)$ 以内での熱設計をお願いします。

7. IN

大電流供給ラインです。出力 NchFET のドレインと接続されています。VCC 端子と静電気対策用 Di のような電氣的接続はないため、入力シーケンスの依存はしません。しかし、IN-OUT 間に出力 NchFET のボディ Di があるため $V_{IN}-V_{OUT}$ 間には電氣的接続(Di 接続)があるので IN にて出力の ON/OFF をする際には OUT から IN に逆流電流が流れるので注意して下さい。

各ブロック動作説明 – 続き

8. Power Good

出力電圧 OUT の状態を出力します。PG 端子(オープンドレイン)を 100kΩ 程度の抵抗でプルアップして使用します。

出力電圧 $V_{OUT} \times 0.9V(TYP)$ から $V_{OUT} \times 1.1V(TYP)$ の間で、PG 端子は High 判定になり、それ以外では LOW 判定になります。

9. PGDLY

PG 端子出力の遅延を設定できます。PGDLY 端子を 100pF 程度のコンデンサを接続してください。

PG 端子出力の遅延時間は次の式で決定されます。

$$t_{PGDLY} = \frac{C(pF) \times 0.75}{I_{PGDLY}(\mu A)} \quad (\mu sec)$$

絶対最大定格 (Ta=25°C)

項目	記号	規格値		単位
		BD3540NUV	BD3541NUV	
入力電圧 1	V_{CC}	+6.0 (Note 1)		V
入力電圧 2	V_{IN}	+6.0 (Note 1)		V
イネイブル入力電圧	V_{EN}	-0.3~+6.0		V
PG 端子入力電圧	V_{PGOOD}	+6.0 (Note 1)		V
許容損失 1	$Pd1$	0.70 (Note 2)		W
許容損失 2	$Pd2$	1.27 (Note 3)		W
許容損失 3	$Pd3$	3.03 (Note 4)		W
動作温度範囲	T_{opr}	-10~+100		°C
保存温度範囲	T_{stg}	-55~+150		°C
接合部温度	T_{jmax}	+150		°C

(Note 1) 但し Pd を超えないこと。

(Note 2) $T_a \geq 25^\circ C$ の場合 (74.2mm x 74.2mm x 1.6mm ガラスエポキシ基板(表層放熱銅箔 0mm²[1 層])実装時) 5.6mW/°C で軽減。

(Note 3) $T_a \geq 25^\circ C$ の場合 (74.2mm x 74.2mm x 1.6mm ガラスエポキシ基板(表層放熱銅箔 6.28mm²[4 層])実装時) 10.1mW/°C で軽減。

(Note 4) $T_a \geq 25^\circ C$ の場合 (74.2mm x 74.2mm x 1.6mm ガラスエポキシ基板(表層放熱銅箔 5505mm²[4 層])実装時) 24.2mW/°C で軽減。

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

推奨動作条件 (Ta=25°C)

項目	記号	最小	最大	単位
入力電圧 1	V_{CC}	3.0	5.5	V
入力電圧 2	V_{IN}	0.95	$V_{CC}-1$ (Note 5)	V
出力電流	I_{OUT}	-	BD3540NUV	A
			0.5	
PG 端子入力電圧	V_{PGOOD}	-0.3	5.5	V
出力電圧設定範囲	V_{OUT}	V_{FB}	$V_{IN}-0.3$	V
イネイブル入力電圧	V_{EN}	-0.3	5.5	V

(Note 5) 但し V_{CC} と IN の投入順序は問わない。

電気的特性

(特に指定のない限り, Ta=25°C, V_{CC}=5V, V_{EN}=3V, V_{IN}=1.7V, R₁=3.9KΩ, R₂=3.3KΩ)

項目	記号	規格値			単位	条件	
		最小	標準	最大			
バイアス電流	I _{CC}	-	0.7	1.0	mA		
シャットダウンモード電流	I _{ST}	-	0	10	μA	V _{EN} =0V	
出力電圧温度係数	T _{Cvo}	-	0.01	-	%/°C		
フィードバック電圧 1	V _{FB1}	0.643	0.650	0.657	V		
フィードバック電圧 2	V _{FB2}	0.637	0.650	0.663	V	T _j =-10°C ~ 100°C	
負荷安定度	Reg.L	-	0.5	10	mV	(BD3540NUV I _{OUT} =0A ~ 0.5A) (BD3541NUV I _{OUT} =0A ~ 1.0A)	
入力安定度 1	Reg.I1	-	0.1	0.5	%/V	V _{CC} =3.0V ~ 5.5V	
入力安定度 2	Reg.I2	-	0.1	0.5	%/V	V _{IN} =1.5V ~ 3.3V	
スタンバイディスチャージ電流	I _{DEN}	1	-	-	mA	V _{EN} =0V, V _{OUT} =1V	
[イネイブル]							
イネイブル端子入力電圧 High	V _{ENHI}	2	-	-	V		
イネイブル端子入力電圧 Low	V _{ENLOW}	0	-	V _{CC} x 0.15	V		
イネイブル入力バイアス電流	I _{EN}	-	7	10	μA	V _{EN} =3V	
[NRCS]							
NRCS チャージ電流	I _{NRCS}	14	20	26	μA	V _{NRCS} =0.5V	
NRCS スタンバイ電圧	V _{STB}	-	0	50	mV	V _{EN} =0V	
[UVLO]							
VCC 低入力誤作動防止 スレッシュホールド電圧	V _{CCUVLO}	2.3	2.5	2.7	V	V _{CC} : Sweep-up	
VCC 低入力誤作動防止 ヒステリシス電圧	V _{CCCHYS}	50	100	150	mV	V _{CC} : Sweep-down	
[Power Good 部]							
Low 側スレッシュホールド電圧	V _{THPGL}	V _{OUT} x 0.87	V _{OUT} x 0.9	V _{OUT} x 0.93	V		
High 側スレッシュホールド電圧	V _{THPGH}	V _{OUT} x 1.07	V _{OUT} x 1.1	V _{OUT} x 1.13	V		
PGDLY チャージ電流	I _{PGDLY}	1.4	2.0	2.6	μA		
R _{on}	R _{PG}	30	75	150	Ω		
[AMP]							
最小入出力 電圧差	BD3540NUV	dV _{OUT}	-	200	300	mV	I _{OUT} =0.5A, V _{IN} =1.2V, Ta=-10°C ~ +100°C
	BD3541NUV	dV _{OUT}	-	200	300	mV	I _{OUT} =1.0A, V _{IN} =1.2V, Ta=-10°C ~ +100°C

波形データ

©BD3540NUV




Figure 1. Transient Response
(0A ~ 0.5A)
 $C_{OUT}=100\mu F$, $C_{FB}=1000pF$




Figure 2. Transient Response
(0A ~ 0.5A)
 $C_{OUT}=47\mu F$, $C_{FB}=1000pF$




Figure 3. Transient Response
(0A ~ 0.5A)
 $C_{OUT}=22\mu F$, $C_{FB}=1000pF$




Figure 4. Transient Response
(0.5A ~ 0A)
 $C_{OUT}=100\mu F$, $C_{FB}=1000pF$

波形データ- 続き




Figure 5. Transient Response
(0.5A ~ 0A)
 $C_{OUT}=47\mu F$, $C_{FB}=1000pF$




Figure 6. Transient Response
(0.5A ~ 0A)
 $C_{OUT}=22\mu F$, $C_{FB}=1000pF$

©BD3541NUV




Figure 7. Transient Response
(0A ~ 1.0A)
 $C_{OUT}=100\mu F$, $C_{FB}=1000pF$




Figure 8. Transient Response
(0A ~ 1.0A)
 $C_{OUT}=47\mu F$, $C_{FB}=1000pF$

波形データ- 続き




Figure 9. Transient Response
(0A ~ 1.0A)
 $C_{OUT}=22\mu F$, $C_{FB}=1000pF$




Figure 10. Transient Response
(1.0A ~ 0A)
 $C_{OUT}=100\mu F$, $C_{FB}=1000pF$




Figure 11. Transient Response
(1.0A ~ 0A)
 $C_{OUT}=47\mu F$, $C_{FB}=1000pF$




Figure 12. Transient Response
(1.0A ~ 0A)
 $C_{OUT}=22\mu F$, $C_{FB}=1000pF$

波形データ - 続き
©BD3540NUV




Figure 13. Waveform at Output Start




Figure 14. Waveform at Output OFF




Figure 15. Input Sequence




Figure 16. Input Sequence

波形データ - 続き




Figure 17. Input Sequence




Figure 18. Input Sequence




Figure 19. Input Sequence




Figure 20. Input sequence

特性データ(参考データ)




Figure 21. Output Voltage vs Temperature
(I_{OUT}=0mA)




Figure 22. Circuit Current vs Temperature




Figure 23. I_{STB} vs Temperature




Figure 24. I_{IN} vs Temperature

特性データ(参考データ) - 続き




Figure 25. I_INSTB vs Temperature




Figure 26. NCRS Charge Current vs Temperature




Figure 27. I_FB vs Temperature




Figure 28. Enable Input Bias Current vs Temperature

特性データ(参考データ) - 続き




Figure 29. ON-Resistance vs Temperature
(V_{CC}=5V/V_{OUT}=1.2V)






Figure 30. ON-Resistance vs Input Voltage 1

タイミングチャート




EN による ON/OFF



VCC による ON/OFF




トラッキングシーケンス



アプリケーション情報

1. 評価基板

■ BD354XNUV Evaluation Board 回路図




BD354XNUV Evaluation Board 標準部品表

部品	定格	メーカー	型名
U1	-	ROHM	BD354XNUV
C ₁	1μF	MURATA	GRM188B11A105KD
C ₁₀	0.01μF	MURATA	GRM188B11H103KD
C ₁₁	100pF	MURATA	GRM188B11H101KD
R ₈	0Ω	-	Jumper
C ₅	22μF	KYOCERA	CM32X5R226M10A


部品	定格	メーカー	型名
C ₂	22μF	KYOCERA	CM32X5R226M10A
C ₁₃	1000pF	MURATA	GRM188B11H102KD
R ₁	3.9kΩ	ROHM	MCR03EZPF3301
R ₂	3.3kΩ	ROHM	MCR03EZPF3901
R ₄	100kΩ	ROHM	MCR03EZPF

■ BD354XNUV Evaluation Board Layout (Top View)
(2nd layer と 3rd layer は GND ラインです。)


シルクスクリーン




TOP Layer



Bottom Layer




2. 推奨回路例



部品	推奨値	設定時の注意事項
R ₁ /R ₂	3.9k/3.3k	本 IC は内部基準電圧 (V _{FB}) と、出力電圧設定抵抗 (R ₁ , R ₂) の値により出力電圧を設定することができます。VREF 端子バイアス電流 (±100nA) の影響を受けない程度の抵抗値 (合計 10kΩ 程度) でのご使用を推奨します。
C ₃	22μF	出力コンデンサは出力電圧を安定するため必ず OUT 端子と GND 端子間に接続してください。出力コンデンサにはループゲインの位相補償と負荷急変時の出力電圧変動を低減する役割があります。容量値が不十分な場合、発振を起こす可能性があり、また、コンデンサの直列等価抵抗 (ESR) が大きい場合には負荷急変時の出力電圧変動を増加します。22μF 程度のセラミックコンデンサを推奨いたしますが、温度及び負荷条件に大きく依存します。また、各種コンデンサを並列に接続した場合トータルの、ループゲインの位相余裕が十分でなくなり、発振を起こす場合があります。ご使用の温度、負荷範囲条件での十分な確認をお願いいたします。
C ₁	1μF	入力コンデンサは入力端子 (VCC) に接続される電源の出力インピーダンスを下げる役割を果たします。この電源の出力インピーダンスが増加すると入力電圧 (V _{CC}) が不安定になり、発振または、リップルリジェクション特性の低下を引き起こす可能性があります。温度変化による容量値変化の少ない低 ESR の 1μF 程度のコンデンサを推奨いたしますが、入力に使用する電源の特性、基盤の配線パターンに大きく依存するため、ご使用の温度、負荷範囲の条件での十分な確認をお願いいたします。
C ₂	22μF	入力コンデンサは入力端子 (IN) に接続される電源の出力インピーダンスを下げる役割を果たします。この電源の出力インピーダンスが増加すると入力電圧 (V _{IN}) が不安定になり、発振または、リップルリジェクション特性の低下を引き起こす可能性があります。温度変化による容量値変化の少ない低 ESR の 22μF 程度のコンデンサを推奨いたしますが、入力に使用する電源の特性、基盤の配線パターンに大きく依存するため、ご使用の温度、負荷範囲の条件での十分な確認をお願いいたします。
C ₄	0.01μF	本 IC には、出力電圧起動時に IN から OUT を介し、負荷及び出力コンデンサへの突入電流を防止する機能 (Non Rush Current on Start-up:NRCS) を搭載しています。EN 端子が High 又は UVLO 解除時 NRCS 端子から、定電流が流れ出します。この電流によって NRCS 端子に発生した電圧が基準電圧となり、出力電圧を起動します。NRCS 設定時間を安定するため、温度変化による容量値変化の少ないコンデンサ (B 特など) を使用することを推奨します。
C ₅	1000pF	C ₃ で使用するコンデンサで、発振の恐れがある場合に使用します。IC 内部の位相補正を更に補正し、様々なコンデンサに対応することが可能となります。
C ₆	100pF	パワーグッドのディレイ設定するためのコンデンサです。100pF 程度を推奨します。各ブロック動作説明を参照してください。
R ₅	100k	オープンドレイン端子のプルアップ抵抗です。100kΩ 程度を推奨します。
R ₄	数 kΩ～ 数 10kΩ	EN に負電圧が印加されるおそれがある場合は、R ₄ に数 kΩ～数 10kΩ の抵抗を使用することを推奨いたします。

3. 参考ランドパターン



(単位 : mm)

(Note) 実際の設計に当たっては、基板設計や実装条件に合わせて適正化を図ってください。

4. 熱損失について

熱設計において、次の条件内で動作させてください。

(下記温度は保証温度ですので、必ずマージン等を考慮してください。)

- (1) 周囲温度 T_a が 100°C 以下であること。
- (2) チップジャンクション温度 T_j が 150°C 以下であること。

チップジャンクション温度 T_j は以下の通りで考えることができます。


- ① 周囲温度 T_a から求める場合

$$T_j = T_a + \theta_j - a \times W$$

<参考値>

θ_j -a:VSON010V3030	178.6 $^{\circ}\text{C}/\text{W}$	1層基板(基板表面銅箔面積:0.2%未満)
	98.4 $^{\circ}\text{C}/\text{W}$	1層基板(基板裏面銅箔面積:7%)
	41.3 $^{\circ}\text{C}/\text{W}$	2層基板(基板表面銅箔面積:65%)
	基板サイズ 70 x 70 x 1.6mm ³ (基板にサーマルビア有り)	

多層基板使用時、内層に GND パターンが有る場合には、パッケージ裏面のパターンに放熱用 VIA を配置して下さい。本パッケージはサイズが 3.0 x 3.0mm と小さいため IC の下部には VIA があまり配置できないので下図のようにパターンを拡げて VIA 数を増加することで優れた放熱特性を得ることができます。(下図はイメージ図であり、VIA のサイズや個数は状況に応じたパターン設計を行ってください。)




BD354XNUV にて発生する熱損失の大半は出力 Nch FET で発生します。IN - OUT 間の電圧と出力電流の積により損失する電力が決定します。ご使用する IN と OUT の電圧、出力電流の条件を確認し、熱軽減特性に照らし合わせてご確認願います。また、BD354XNUV はパワーPKG を採用しているため基板条件により、大きく熱軽減特性が変化します。使用する基板サイズを考慮して設計してください。

$$\text{消費電力(W)} = \{ \text{入力電圧(V}_{\text{IN}}) - \text{出力電圧(V}_{\text{OUT}}) \} \times I_{\text{OUT(Ave)}}$$

例) $V_{\text{IN}}=1.7\text{V}$, $V_{\text{OUT}}=1.2\text{V}$, $I_{\text{OUT(Ave)}}=1\text{A}$ 時


$$\begin{aligned} \text{消費電力(W)} &= \{ 1.7(\text{V}) - 1.2(\text{V}) \} \times 1.0(\text{A}) \\ &= 0.5(\text{W}) \end{aligned}$$

VSON010V3030



- (1) 基板実装時(基板表層銅箔面積:0mm²・・1 層).
θj-a=178.6°C/W
- (2) 基板実装時(基板表層銅箔面積:6.28mm²・・4 層)
θj-a=98.4°C/W
- (3) 基板実装時(基板表層銅箔面積:5505mm²・・4 層)
θj-a=41.3°C/W

入出力等価回路図



使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源ーグラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、グラウンド > (端子 A) の時、トランジスタ (NPN) ではグラウンド > (端子 B) の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、グラウンド > (端子 B) の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子にグラウンド (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子がグラウンドにショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 31. モノリシック IC 構造例

13. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASO を超えないよう設定してください。

14. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

TSD ON 温度[°C] (typ)	ヒステリシス温度[°C] (typ)
175	15

15. 出力電圧抵抗設定方法 (R_1 , R_2)

本 IC は出力電圧設定抵抗 (R_1 , R_2) の値により出力電圧を設定することができます。出力電圧は $V_{FB} \times (R_1 + R_2) / R_1$ で設定できますが、 V_{FB} バイアス電流 ($\pm 100\text{nA}$) の影響を受けない程度の抵抗値 (合計 $10\text{K}\Omega$ 程度) でのご使用を推奨します。

16. 出力コンデンサ (C_3)

出力コンデンサは出力電圧を安定するため必ず OUT 端子と GND 端子間に接続してください。出力コンデンサにはループゲインの位相補償と負荷急変時の出力電圧変動を低減する役割があります。容量値が不十分な場合、発振を起こす可能性があり、また、コンデンサの直列等価抵抗 (ESR) が大きい場合には負荷急変時の出力電圧変動を増加します。低 ESR の $22\mu\text{F}$ 程度のコンデンサを推奨いたしますが、温度及び負荷条件に大きく依存します。また、各種コンデンサを並列に接続した場合トータルのループゲインの位相余裕が十分でなくなり、発振を起こす場合があります。ご使用の温度、負荷範囲条件での十分な確認をお願いいたします。

17. 入力コンデンサ設定方法 (C_1 , C_2)

入力コンデンサは入力端子 (VCC, IN) に接続される電源の出カインピーダンスを下げる役割を果たします。

この電源の出カインピーダンスが増加すると入力電圧 (VCC, IN) が不安定になり、発振または、リップルリジェクション特性の低下を引き起こす可能性があります。入力に使用する電源の特性、基板の配線パターンに大きく依存するため、ご使用の温度、負荷範囲の条件での十分な確認をお願いいたします。

使用上の注意 — 続き

18. NRCS 端子コンデンサ設定方法 (C_{NRCS})

本 IC には、出力電圧起動時に IN から OUT を介し、負荷及び出力コンデンサへの突入電流を防止する機能 (Non Rush Current on Start-up:NRCS) を搭載しています。EN 端子が High 又は UVLO 解除時 NRCS 端子から、定電流が流れ出します。この電流によって NRCS 端子に発生した電圧が基準電圧となり、出力電圧を起動します。NRCS 設定時間を安定するため、温度変化による容量値変化の少ないコンデンサ(B 特など)を使用することを推奨します。


19. 入力端子(VCC, IN, EN)について

本 IC は EN 端子、IN 端子、VCC 端子は独立した構造になっています。また、VCC 端子には低入力時の誤作動防止のため UVLO 機能を搭載しています。入力端子の入力順番に依存せず、VCC、EN がスレッショールド電圧に達した時点で出力電圧を起動し始めます。しかし、IN を最後に投入する際、OUT のオーバーシュートが発生する可能性があるのでご注意ください。

20. ヒートシンク (FIN)について

ヒートシンク(FIN)は Sub に接続されておりますので、GND 電位に落としてください。ヒートシンクを基板に半田付けすることで、より低い熱抵抗値を実現します。正しく半田付けして下さい。

21. 出力端子に大きなインダクタンス成分を含む負荷が接続され、
起動時及び、出力 OFF 時逆起電力の発生が考えられる場合には、(例)
保護ダイオードの挿入をお願いします。



発注形名情報

B D 3 5 4 x N U V

E 2


形名
3540
3541

パッケージ
NUV : VSON010V3030


包装、フォーミング仕様
E2: リール状エンボステーピング

標印図

● BD3540NUV




● BD3541NUV



外形寸法図と包装・フォーミング仕様


Package Name	VSON010V3030
--------------	--------------



(UNIT : mm)
PKG : VSON010V3030
Drawing No. EX184-5001-1

<包装仕様>

包装形態	エンボステーピング
包装数量	3000pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに) 製品の1番ピンが左上にくる方向)



改訂記録

日付	Revision	改訂内容
2015.10.05	001	新規作成
2016.06.06	002	誤記 訂正
		P.1/24 重要特性 出力電圧範囲 ブロック図
		P.2/24 各ブロック動作説明 1.AMP 4.Current Limit
		P.3/24 各ブロック動作説明ー続き 8.Power Good 9PGDLY 推奨動作条件 出力電圧設定範囲
		P.4/24 電気的特性 Power Good 部
		P.6-8/24 波形データー続き
		P.13/24 タイミングチャート
		P.14/24 Evaluation Board Layout (Top View)追記
		P.15/24 推奨回路例 C ₆ 設定時の注意事項
		P.16/24 参考ランドパターン
		P.17/24 4.熱損失について パッケージ裏面のパターン
		P.18/24 Power Dissipation グラフ 入出力等価回路図
2018.06.14	003	P.16/24 参考ランドパターン記載内容

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。したがって、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します）、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。