

1.8V ~ 5.5V 入力, 2.0A MOSFET 内蔵 1ch 昇降圧 DC/DC コンバータ

BD8306MUV

概要

高効率昇降圧スイッチングレギュレータ BD8306MUV は乾電池 2~3 本もしくはリチウムイオン電池 1cell から 3.3V 等の昇降圧出力をコイル 1 個で作製することができます。BD8306MUV では独自の昇降圧駆動方式を採用しており従来の Sepic 方式、H ブリッジ方式のスイッチングレギュレータと比較して高効率な電源を実現できます。

特長

- インダクタ 1 個にて高効率な昇降圧 DC/DC コンバータを構成可能
- 最大出力電流は入出力電圧により変動いたします。PVCC 端子への入力電流はインダクタのリプル電流を含め FET 定格 2.0A 以下である必要があります。3.3V と 5.0V 出力時の最大電流については figure 25. と figure 34. をご参照ください。
- ソフトスタート機能内蔵
- タイマーラッチ方式ショート保護機能内蔵

用途


- 乾電池 2~3 本もしくはリチウムイオン電池 1cell を入力とする携帯機器全般
- DSC
- DVC
- 携帯電話
- PDA
- LED 等

重要特性

- 入力電圧範囲 +1.8V~+5.5V
- 出力電圧範囲 +1.8V~+5.2V
- 出力電流 2.8V~5.5V 入力、3.3V 出力時 1.0A
2.8V~5.5V 入力、5.0V 出力時 0.7A
- Pch FET オン抵抗 120mΩ(Typ)
- Nch FET オン抵抗 100mΩ(Typ)
- スタンバイ時消費電力 0μA (Typ)
- 動作温度範囲 -40°C~+85°C


パッケージ

W (Typ) x D (Typ) x H (Max)



基本アプリケーション回路

入力: 2.8~5.5 V、出力: 3.3 V/1.0 A、周波数 1MHz




○製品構造：シリコンモノリシック集積回路 ○耐放射線設計はしていません

www.rohm.co.jp

© 2014 ROHM Co., Ltd. All rights reserved.

TSZ22111 · 14 · 001


端子配置図



端子説明

Pin No.	Pin Name	Function
1	FB	エラーアンプ出力端子。
2	INV	エラーアンプ入力端子。
3	GND	グランド端子。
4, 5	VOUT	出力電圧端子。
6, 7	LX2	出力側コイル接続端子。
8, 9	PGND	パワートランジスタグランド端子。
10, 11	LX1	入力側コイル接続端子。
12, 13	PVCC	DC/DC コンバータ入力端子。
14	VCC	コントロール部電源入力端子。
15	STB	オン/オフ端子。
16	RT	発振周波数設定端子。

ブロック図



ブロック説明

1. VREF
エラーアンプ基準電圧を生成するブロックです。
基準電圧は 0.5V となっています。
2. UVLO
低電圧入力誤動作防止回路です。
電源電圧の立上がり時、及び電源電圧低下時の内部回路の誤動作を防止します。VCC 端子電圧をモニタしており、VCC 電圧が 1.6V 以下となると出力 FET をすべてオフ、DC/DC コンバータ出力をオフとし、さらに内部 SCP 回路のタイマラッチ及びソフトスタート回路がリセットされます。
3. SCP
タイマラッチ式の短絡保護回路です。
INV 端子が設定電圧である 0.5V 以下になった時点で内部 SCP 回路がカウントを開始いたします。SCP 回路はエラーアンプの High 出力をモニタしておりますが、内蔵エラーアンプは 80dB 以上の高利得を持っているため、INV 端子電圧が設定電圧(typ0.5V)を 1mV でも下回るとエラーアンプ出力は High となり、SCP 検出いたします。内部カウンターは OSC と同期しており、発振周波数の約 16400 カウント後ラッチ回路が動作し、DC/DC コンバータ出力をオフします($R_{RT} = 39k\Omega$ 時、約 16.4msec)。ラッチ回路をリセットするには STB 端子を一度オフとしたのち、再度オンするか、もしくは電源電圧を再投入してください。
4. OSC
RT 端子(16pin)の外付け抵抗により周波数を変化することができる発振回路です。
 $R_{RT} = 39k\Omega$ 時、動作周波数が 1MHz と設定されます。
5. ERROR AMP
出力信号を検出し、PWM 制御信号を出力する誤差増幅器です。
内部基準電圧は 0.5V に設定されています。
6. PWM COMP
入力電圧に応じて出力電圧をコントロールする、電圧-パルス幅変換器です。
内部 SLOPE 波形と誤差増幅器出力電圧を比較してパルスの幅を制御し、ドライバへ出力します。
Max Duty、Min Duty はインダクタの 1 次側(LX1)、2 次側(LX2)でそれぞれ設定されており、以下のようになっています。

1 次側(LX1)	Max Duty : 100 % (LX1 High side PMOS ON Duty)
	Min Duty : 0 % (LX1 High side PMOS ON Duty)
2 次側(LX2)	Max Duty : 85 % (LX2 Low side NMOS ON Duty)
	Min Duty : 0 % (LX2 Low side NMOS ON Duty)
7. SOFT START
DC/DC コンバータの出力電圧にソフトスタートをかけ、起動時の突入電流を防ぐ回路です。
ソフトスタート時間は内部 OSC と同期しており、発振周波数の約 1000 カウント後に設定電圧に到達します。
($R_{RT} = 39 k\Omega$ 時、約 1msec)
8. PRE DRIVER
内蔵の Pch/Nch FET を駆動する CMOS インバータ回路です。
切り換わり時には貫通防止のための DEADTIME が設けられています。
DEADTIME は SW ごと個別に約 15nsec にて設定されています。
9. STBY_IO
STB 端子(15pin)に印加する電圧で、IC のオン/オフをコントロールできます。
1.5V 以上の電圧を印加するとオン、オープンもしくは 0V 印加でオフとなります。
端子には約 400k Ω のブルダウン抵抗が内蔵されています。
10. Pch/Nch FET SW
DC/DC コンバータのコイル電流を切り換える内蔵 SW です。
Pch FET が約 120m Ω 、Nch が 100m Ω 、電流定格は 2A です。
OCP 検出値は minimum で入力電流 2A となっておりますので DC 電流+コイルのリプル電流を含め 2A 以内での使用を行ってください。コイル電流ピークは後述の式(1)、(2)、(3)により計算できます。

絶対最大定格

項目	記号	定格	単位
最大印加電源電圧	V_{CC}, PV_{CC}	-0.3~+7	V
最大入力電流	I_{INMAX}	2.0	A
最大入力電圧	V_{LX1}	7.0	V
	V_{LX2}	7.0	V
許容損失	P_d	0.62 ^(Note 1)	W
動作温度範囲	T_{opr}	-40~+85	°C
保存温度範囲	T_{stg}	-55~+150	°C
ジャンクション温度	T_{jmax}	+150	°C

(Note 1) 74.2mmx74.2 mmx1.6 mm ガラスエポキシ基板実装時。Ta=25°C 以上では 4.96mw/°C で軽減。

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

推奨動作条件 (Ta=25°C)

項目	記号	規格値			単位
		最小	標準	最大	
電源電圧	V_{CC}	1.8	-	5.5	V
出力電圧	V_{OUT}	1.8	-	5.2	V
動作温度範囲	T_{opr}	-40	-	+85	°C

電気的特性(特に指定のない限り Ta=25°C、V_{CC}=3.0V)

項目	記号	規格値			単位	条件	
		最小	標準	最大			
【低電圧入力誤動作防止回路部】							
解除スレッシュホールド電圧	V _{UV}	-	1.7	1.8	V	V _{CC} sweep up	
ヒステリシス幅	ΔV _{UVHY}	50	100	150	mV		
【発振器】							
発振周波数	f _{OSC}	0.9	1.0	1.1	MHz	R _{RT} =39kΩ	
【エラーアンプ】							
INV スレッシュホールド電圧	V _{INV}	0.495	0.500	0.505	V		
インプットバイアス電流	I _{INV}	-50	0	+50	nA	V _{CC} =7.0V, V _{INV} =3.5V	
ソフトスタート時間	t _{SS}	0.60	1.00	1.40	msec	R _{RT} =39kΩ	
出力ソース電流	I _{EO}	10	20	30	μA	V _{INV} =0.2V, V _{FB} =1.5V	
出力シンク電流	I _{EI}	0.6	1.2	2.4	mA	V _{INV} =0.8V, V _{FB} =1.5V	
【PWM コンバータ】							
LX1 Max Duty	D _{MAX1}	-	-	100	%	High side ON Duty	
LX2 Max Duty	D _{MAX2}	77	85	93	%	Low side ON Duty	
【出力部】							
LX1 PMOS オン抵抗	R _{ON1P}	-	120	200	mΩ	V _{GS} =3.0V	
LX1 NMOS オン抵抗	R _{ON1N}	-	100	160	mΩ	V _{GS} =3.0V	
LX2 PMOS オン抵抗	R _{ON2P}	-	120	200	mΩ	V _{GS} =3.0V	
LX2 NMOS オン抵抗	R _{ON2N}	-	100	160	mΩ	V _{GS} =3.0V	
VOUT discharge SW オン抵抗	R _{DVO}	-	100	160	Ω	V _{GS} =3.0V, on at STB OFF	
LX1 OCP スレッシュホールド	I _{OCP}	2.0	3.0	-	A	PV _{CC} =3.0V	
LX1 リーク電流	I _{LEAK1}	-1	0	+1	μA		
LX2 リーク電流	I _{LEAK2}	-1	0	+1	μA		
【STB】							
STB 端子 制御電圧	動作	V _{STBH}	1.5	-	5.5	V	
	非動作	V _{STBL}	-0.3	-	+0.3	V	
STB 端子プルダウン抵抗	R _{STB}	250	400	700	kΩ		
【回路電流】							
スタンバイ電流	VCC 端子	I _{STB1}	-	-	1	μA	
	PVCC 端子	I _{STB2}	-	-	1	μA	
動作時回路電流 VCC	I _{CC1}		500	750	μA	(Note 2) V _{INV} =0.8V, stop DC/DC	
動作時回路電流 PVCC	I _{CC2}		10	20	μA	(Note 2) V _{INV} =0.8V, stop DC/DC	
動作時回路電流 VOUT	I _{CC3}		10	20	μA	(Note 2) V _{INV} =0.8V, stop DC/DC	

(Note 2) I_{CC1}, I_{CC2}, I_{CC3}は INV 端子に 0.8V を印加し DC/DC コンバータを停止させた状態での VCC, PVCC, VOUT 端子への流入電流です。
DC/DC コンバータ動作時の回路電流の総和は上記より大きくなります。
3.3V もしくは 5.0V 出力において DC/DC コンバータ動作時の回路電流総和については Figure 26 と Figure 35 を参照してください。

特性データ(参考データ)

(特に指定のない限り Ta = 25°C, V_{CC} = 3.7V)




Figure 1. INV Threshold vs Temperature




Figure 2. INV Threshold vs Power Supply Voltage




Figure 3. Oscillation Frequency vs Temperature




Figure 4. Oscillation Frequency vs Power Supply Voltage

特性データ(参考データ) - 続く




Figure 5. ErrorAmp Buffer Voltage vs Power Supply Voltage (UVLO Detect Threshold)




Figure 6. ErrorAmp Buffer Voltage vs Power Supply Voltage (UVLO Reset Threshold)




Figure 7. FB Sink Current vs V_{FB} ($V_{INV}=0.8V$)




Figure 8. FB Source Current vs V_{FB} ($V_{INV}=0.2V$)

特性データ(参考データ) - 続く




Figure 9. ErrorAmp Buffer Voltage vs STB Threshold Voltage




Figure 10. ON-Resistance vs Power Supply Voltage (LX1 Pch FET)




Figure 11. ON-Resistance vs Power Supply Voltage (LX1 Nch FET)




Figure 12. ON-Resistance vs Power Supply Voltage (LX2 Pch FET)

特性データ(参考データ) - 続く




Figure 13. ON-Resistance vs Power Supply Voltage (LX2 Nch FET)




Figure 14. VCC Input Current vs Power Supply Voltage (V_{INV}=0.8V, stop DC/DC)




Figure 15. PVCC Input Current vs Power Supply Voltage (V_{INV}=0.8V, stop DC/DC)




Figure 16. ON-Resistance vs Power Supply Voltage (V_{STB}=0V) (V_{OUT} discharge SW)

特性データ(参考データ) - 続く




Figure 17. OCP Detect Current vs Power Supply Voltage

アプリケーション情報

1. アプリケーション例 1 入力 2.8~5.5V、出力 3.3V/1A、周波数 1MHz




Figure 18. Example of Application1

2. アプリケーション例 2 入力 2.8~5.5V、出力 5.0V/0.7A、周波数 1MHz




Figure 19. Example of Application2

3. 基板レイアウト
ROHM 製表面実装評価基板




Figure 20. Assembly Layer




Figure 21. Bottom Layer

4. 参考アプリケーションデータ (特に指定のない限り、 $T_a=25^\circ\text{C}$ 、 $V_{CC}=3.7\text{V}$)
(アプリケーション例 1)




Figure 22. Total Efficiency vs Output Current (Power Conversion Efficiency)




Figure 23. Output Voltage vs Power Supply Voltage (Output Current = 500mA)




Figure 24. Output Voltage vs Output Current




Figure 25. Maximum Output Current vs Power Supply Voltage




Figure 26. Total Input Current vs Power Supply Voltage (Output Current = 0mA)




Figure 27. High Side ON Duty vs Power Supply Voltage (LX1, LX2)




Figure 28. Output Current Response (Output Current = 100mA ⇔ 500mA 5msec/div)




Figure 29. Soft Start Waveform (STB: Low to High 500µsec/div)




Figure 30. Discharge Waveform
(STB: High to Low
500µsec/div)

5. 参考アプリケーションデータ (特に指定のない限り Ta=25°C, V_{CC}=3.7V)
(アプリケーション例 2)




Figure 31. Total Efficiency vs Output Current
(Power Conversion Efficiency)




Figure 32. Output Voltage vs Power Supply Voltage
(Output Current = 500mA)




Figure 33. Output Voltage vs Output Current




Figure 34. Maximum Output Current vs Power Supply Voltage




Figure 35. Total Input Current vs Power Supply Voltage (Output Current = 0mA)




Figure 36. High Side ON Duty vs Power Supply Voltage (LX1, LX2)

6. アプリケーション部品選定方法

(1) 出力インダクタ

電流定格(下記電流値 I_{PEAK})を満たし、DCR(直流抵抗成分)が低く、シールドタイプのを推奨いたします。インダクタの値は出力リップル電流に大きく影響します。リップル電流は以下の式のようにコイルのL値が大きいほど、またスイッチング周波数が高いほど小さくすることができます。




Figure 37. リップル電流

$$I_{PEAK} = I_{OUT} + \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{2 \times L \times V_{IN} \times f} \quad [A] \quad (\text{降圧モード時}) \quad (1)$$

$$I_{PEAK} = \frac{I_{OUT} \times (V_{IN} + V_{OUT})}{2 \times Dc \times V_{IN} \times \eta} + \frac{[V_{IN} - V_{OUT}] \times V_{OUT} \times Dc}{L \times (V_{IN} + V_{OUT}) \times f} \quad [A] \quad (\text{昇降圧モード時}) \quad (2)$$

$$I_{PEAK} = \frac{I_{OUT} \times V_{OUT}}{V_{IN} \times \eta} + \frac{(V_{OUT} - V_{IN}) \times V_{IN}}{2 \times L \times V_{OUT} \times f} \quad [A] \quad (\text{昇圧モード時}) \quad (3)$$

η : 効率(<0.96)

Dc : Cross point Duty(≈ 0.91)

f : スwitching周波数

L : inductance

定式の第二項は Figure 37. に図示されるコイルのリップル電流 ΔI_L です。コイルのリップル電流は最大出力電流の20~50%となるように設定してください。

(注意) コイルの定格を超える電流をコイルに流しますとコイルが磁気飽和を起し、効率の低下や出力の発振を引き起こすことがあります。ピーク電流がコイルの定格電流を超えないよう十分なマージンを持って選定してください。

(2) 出力コンデンサ

出力に使用するコンデンサは出力リップルを軽減するため、ESRの低いセラミックコンデンサを推奨いたします。また、コンデンサの定格は DC バイアス特性を考慮にいたうえ、最大定格が出力電圧に対して十分マージンのあるものを使用してください。セラミックコンデンサを用いた場合の出力リップル電圧は次式より求められます。

$$V_{pp} = \Delta I_L \times \frac{1}{2\pi \times f \times C_O} + \Delta I_L \times R_{ESR} \quad [V] \quad (4)$$

許容リップル電圧内に収まるよう設定を行ってください。

(3) 発振周波数設定について

RT 端子(16pin)に接続する抵抗値で発振周波数を設定できます。

$R_{RT} = 39 \text{ K}\Omega$ にて発振周波数が 1MHz となる設定となっており、RT の値に周波数は逆比例の関係になります。

RT と周波数の関係は Figure 38. を参照してください。

また、ソフトスタート時間は発振周波数に伴って変化します。

RT とソフトスタート時間の関係は Figure 39. を参照してください。

周波数は下記式により計算されます。

$$f_{OSC} = 39 / RT \times 1000 [KHz] \quad (5)$$




Figure 38. 発振周波数-RT 端子抵抗





Figure 39. ソフトスタート時間-RT 端子抵抗

注意：上記周波数設定例はあくまで設計目標値であり、実機とは多少異なる場合があります。ご了承ください。

(4) 出力電圧設定

ERROR AMP の内部基準電圧は 0.5V となっています。出力電圧は Figure 40. (6)式を参考に決定してください。



$$V_{OUT} = \frac{(R_1 + R_2)}{R_2} \times 0.5 \quad [V] \quad (6)$$

Figure 40. 帰還抵抗設定方法

(5) 位相補償の決定方法

アプリケーションの安定条件について

負帰還がかかったフィードバック系の安定条件は次のようになります。

ゲインが 1(0dB)の時の位相遅れが 135°以下(すなわち位相マージン 45°以上)

また、DC/DC コンバータアプリケーションは、スイッチング周波数によりサンプリングされていますので、全体の系としての f_{GBW} (ゲインが 0dB となる周波数)は、スイッチング周波数の 1/5 以下に設定します。

まとめると、アプリケーションが目標とする特性は以下のようになります。

(a) ゲインが 1(0dB)の時の位相遅れが 135°以下(すなわち位相マージン 45°以上)

(b) その時の f_{GBW} (すなわちゲイン 0dB の周波数)がスイッチング周波数の 1/5 以下

そのため、応答性を上げるためにはスイッチング周波数の高周波化が必要となります。

位相補償により、安定性を確保するコツは、LC 共振によって生じる 2 次の位相遅れ(-180°)を 2 次の位相進み(すなわち位相進みを 2 つ入れる)によりキャンセルすることです。

また、 f_{GBW} は誤差増幅器に付ける位相補償コンデンサによって決定されるので、 f_{GBW} を下げたい場合はコンデンサを大きくします。




Figure 41. 一般的な積分

エラーアンプは上記 RC による位相補償が施されるためローパスフィルタとなります。DC/DC コンバータアプリケーションの場合、R は帰還抵抗の並列となります。




Figure 42. 積分器の周波数特性

$$\text{Point (A)} \quad f_p = \frac{1}{2\pi R C A} \quad [Hz] \quad (7)$$

$$\text{Point (B)} \quad f_{GBW} = \frac{1}{2\pi R C} \quad [Hz] \quad (8)$$

出力コンデンサがセラミックコンデンサなどの ESR が小さいコンデンサを使用した場合の位相補償は次のようになります。ESR が小さい出力コンデンサ(数 10mΩ)を出力に使用する場合、LC による 2 次の位相進みをキャンセルするため、2 次の位相進み(位相進みを 2 つ)を挿入する必要があります。位相補償の方法は以下に示すような例があげられます。




Figure 43. 位相補償設定例

LC 共振周波数 (降圧時) $= \frac{1}{2\pi\sqrt{(LC_{out})}}$ [Hz] (12)

LC 共振周波数 (昇圧時) $= \frac{1-D}{2\pi\sqrt{(LC_{out})}}$ [Hz] (13)

$D: ON \frac{V_{OUT} - V_{IN}}{V_{OUT}}$
 C_{out} : 出力コンデンサ

位相進み周波数(9)、(10)の設定ですが、共に LC 共振周波数(12)、(13)付近に挿入してください。また、2 次の位相進みにより、 f_{GBW} が高周波に行き過ぎた場合は、さらにそれを補償するために LC 共振周波数よりも少し高い周波数に 1 次の位相遅れ(11)を R_3 により設定すると安定する場合があります。

DC/DC コンバータの応答性を決定する f_{GBW} (DC ゲインが 0dB となる周波数)は下記手法により DC ゲインと一次ポール周波数を求めることで計算可能です。 f_{GBW} を高帯域に設定することで応答性を高くすることが可能ですが、過度に高帯域とすると、位相マージンが足りなくなり発振条件となります。全体の系としての f_{GBW} は、スイッチング周波数の 1/5 以下に設定します。

DC/DC コンバータの DC ゲインは下記式にて表されます。

DC ゲイン (降圧時) $DC\ gain = \frac{A}{B} \times V_{REF} \times \frac{V_{IN}}{V_{OUT}}$ (14)

DC ゲイン (昇圧時) $DC\ gain = \frac{A}{B} \times V_{REF} \times \frac{V_{OUT}}{V_{OUT} - V_{IN}}$ (15)

DC ゲイン (昇降圧時) $DC\ gain = \frac{A}{B} \times V_{REF} \times \frac{V_{IN} + V_{OUT}}{2DC \times V_{OUT}}$ (16)

また DC/DC コンバータの DC ゲインは下記一次ポール点周波数より 20dB/decade にて低下します。


一次ポール点周波数 $f_p = \frac{1}{2\pi \times A \times \frac{R_1 R_2}{R_1 + R_2} \times C_2}$ [Hz] (17)

- A: エラーアンプゲイン=100dB=10⁵
- B: 発振器振幅=0.4V
- V_{REF} : エラーアンプ基準電圧=0.5V

DC ゲインを一次ポール点周波数により帯域制限した場合の 0dB の周波数 f_{GBW} は以下となります。

ゼロクロス周波数 $f_{GBW} = DC\ gain \times f_p$ [Hz] (18)

入出力等価回路図



使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑制してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬげが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けられた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。


例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、 $GND > (\text{端子 A})$ の時、トランジスタ (NPN) では $GND > (\text{端子 B})$ の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、 $GND > (\text{端子 B})$ の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。

Figure 44. モノリシック IC 構造例



13. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

発注形名情報


BD8306MUV - E2

形名

パッケージ
MUV: VQFN016V3030




包装、フォーミング仕様
E2: リール状エンボステープング

標印図



外形寸法図と包装・フォーミング仕様

Package Name	VQFN016V3030
--------------	--------------



(UNIT : mm)
 PKG : VQFN016V3030
 Drawing No. EX460-5001-2

<包装仕様>

包装形態	エンボステーピング
包装数量	3000pcs
包装方向	E2 (リールを左手に持ち、右手でテープを引き出したときに 製品の1番ピンが左上にくる方向)

リール 1番ピン 引き出し側

※ご発注の際は、包装数量の倍数でお願い致します。

改訂記録

日付	Revision	改訂内容
2014.11.26	001	新規作成
2015.2.17	002	誤記訂正

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。したがって、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に行うことをお勧め致します）、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。