

# 車載向け 2.7 V~36 V 入力 2 A 昇圧機能付 1 ch 降圧 DC/DC コンバータ

## BD8P250MUF-C

### 概要

BD8P250MUF-C は昇圧コントロール機能を備えた同期整流降圧 DC/DC コンバータです。

コールドクランキングなどの入力電圧低下時に出力電圧の低下が許容される場合には降圧 DC/DC コンバータとして使用、出力電圧を保持する必要がある場合には専用の昇圧 FET を接続し昇降圧 DC/DC として使用することができ、様々な要求に応じて共通設計を可能とした DC/DC コンバータです。Quick Buck Booster® 技術により昇降圧動作時にも高速応答が実現でき、出力コンデンサの容量値を低減させることが可能となります。

### 特長

- Quick Buck Booster®搭載
- Nano Pulse Control®搭載
- AEC-Q100 対応 (Note 1)
- 昇圧コントロール機能
- LLM(Light Load Mode)
- スペクトラム拡散機能
- パワーグッド機能
- ソフトスタート機能
- 電流モード制御
- 位相補償内蔵
- 過電流保護機能
- 入力低電圧誤動作防止機能
- 温度保護機能
- 出力過電圧保護機能
- 負荷短絡保護機能
- ウェットプル・フランク QFN パッケージ

(Note 1) Grade 1

### 重要特性


- 入力電圧 A : 3.5 V ~ 36 V  
(降圧 DC/DC コンバータ, 起動時は 4.8 V 以上必要)
- 入力電圧 B : 2.7 V ~ 36 V  
(昇降圧 DC/DC コンバータ, 起動時は 7.5 V 以上必要)
- 出力電圧 : 5.0 V(Typ)
- 降圧動作時出力電流 : 2 A(Max)
- 昇降圧動作時出力電流 : 0.8 A(Max)
- スイッチング周波数 : 2.2 MHz(Typ)
- シャットダウン時回路電流 : 3.5  $\mu$ A(Typ)
- 静止電流 : 8  $\mu$ A(Typ)
- 動作周囲温度範囲 : -40 °C ~ +125 °C

### パッケージ

VQFN24FV4040

W(Typ) x D(Typ) x H(Max)

4.00 mm x 4.00 mm x 1.00 mm



### 用途

- 車載機器(クラスターパネル,インフォテインメント)
- その他電子機器

### 基本アプリケーション回路




Figure 1. アプリケーション回路

Quick Buck Booster®はローム株式会社の登録商標です。

Nano Pulse Control®はローム株式会社の登録商標です。


○製品構造：シリコンを主材料とした半導体集積回路 ○耐放射線設計はしていません

www.rohm.co.jp

© 2018 ROHM Co., Ltd. All rights reserved.

TSZ22111・14・001

## 端子配置図



(TOP VIEW)  
Figure 2. 端子配置図

## 端子説明

端子番号	記 号	機 能
1	EN	デバイスの制御用端子です。この端子を Low(0.8 V 以下)にすると、デバイスがシャットダウンモードに入ります。この端子を High (2.0 V 以上)にすると、デバイスが起動します。この端子は終端する必要があります。
2	VIN	アナログ用電源入力端子です。この端子は PVIN 端子とショートします。
3~5	PVIN	スイッチングレギュレータの電源入力端子です。 この端子は、スイッチングレギュレータ出力段に電源を供給します。 推奨値として 4.7 $\mu$ F(Typ)と 0.1 $\mu$ F のセラミック・コンデンサを接続してください。
6	N.C	未接続端子です。オープンか PVIN 端子に接続し使用してください。
7,8	PGND	スイッチングレギュレータ出力段のグラウンド端子です。
9~10	N.C.	未接続端子です。オープンか PGND 端子に接続し使用してください。
11	N.C.	未接続端子です。オープンで使用してください。
12~14	SW	スイッチノードの接続端子です。 High Side FET のソース、Low Side FET のドレインに接続されています。
15	BOOT	この端子と SW 端子の間にブートストラップコンデンサ 0.1 $\mu$ F を接続します。 このコンデンサの電圧が High Side FET のゲート駆動電圧になります。
16	N.C.	未接続端子です。オープンで使用してください。
17	SSCG	スペクトラム拡散機能の設定端子です。この端子は GND 端子か VREG 端子に接続し使用します。GND 端子に接続するとスペクトラム拡散機能が無効となり、VREG 端子に接続すると有効となります。
18	CTLOUT	専用昇圧 FET の制御端子です。 専用昇圧 FET を使用しない場合は 1 k $\Omega$ の抵抗でプルダウンしてください。 専用昇圧 FET を使用する場合は専用昇圧 FET の CTLIN 端子と接続してください。
19	PGOOD	パワーグッド端子です。この端子はオープンドレイン出力のため、VREG 端子もしくは適切な電圧の電源にプルアップ抵抗を挿入して使用します。推奨値として 10 k $\Omega$ ~ 100 k $\Omega$ の抵抗を接続してください。
20	VOUT	出力電圧のセンス端子です。この端子が 5.0 V(Typ)となるように制御されます。
21	VCC_EX	内部電源端子です。この端子は VOUT 端子とショートします。
22	GND	グラウンド端子です。
23	VREG	内部電源出力端子です。5.0 V(Typ)を出力し、制御用回路に電源を供給します。推奨値として 1.0 $\mu$ F(Typ)のセラミック・コンデンサを接続してください
24	MODE	スイッチング制御モード設定端子です。 この端子を Low (0.8 V 以下)にすると、LLM 制御が有効となり LLM 制御と PWM (Pulse Wide Modulation)制御を自動的に遷移します。この端子を High (2.0 V 以上)にすると、強制的に PWM 制御で動作します。この端子は終端する必要があります。
-	EXP-PAD	裏面放熱用パッドです。複数のビアを使用して内部の PCB グラウンドプレーンに接続することで優れた放熱特性を得ることができます。

ブロック図




Figure 3. ブロック図

## 各ブロック動作説明

- ・ GmAmp1  
内部基準電圧 VREF と VOUT 端子分割電圧 FB を入力とする誤差増幅器です。  
VREF 電圧と FB 電圧が等しくなるように GmAmp1 出力を制御します。
- ・ GmAmp2  
GmAmp1 の出力と電流センス信号を合成した信号 Vc を PWM Comp に送ります。
- ・ Soft Start  
電源投入時に GmAmp1 の入力基準電圧を徐々に上昇させることにより、ラッシュ電流や出力電圧のオーバーシュートを防止する機能です。ソフトスタート時間は 1.0 ms(Typ)です。
- ・ OSC  
発振周波数を生成する回路です。SSCG 端子を GND に接続するとスペクトラム拡散機能が無効となり、VREG に接続すると有効となります。ただし、PGOOD 出力が Low または昇降圧動作時は無効となります。
- ・ Ramp  
OSC にて生成されたクロックからのこぎり波 Vr を生成するブロックです。
- ・ Current Sense  
インダクタに流れる電流変化量を Low Side FET で検出して電流センス信号を GmAmp2 に返します。
- ・ Clamper  
GmAmp1 の出力を制限します。それによりインダクタ電流が制御され、過電流保護や LLM 制御時電流として機能します。
- ・ PWM Comp  
Ramp で生成された、のこぎり波 Vr と GmAmp2 の出力 Vc を比較して出力スイッチングパルスのデューティを制御します。
- ・ Control Logic  
PWM Comp で生成した信号により出力段の MOSFET の制御信号を出力します。また軽負荷時、異常検出時のスイッチングの ON/OFF 制御をします。
- ・ TSD  
温度保護回路です。デバイスの熱破壊・熱暴走を防止するために、デバイス内部温度が上昇し 175 °C(Typ)以上になるとデバイスがシャットダウンします。その後、デバイス内部温度が低下すると 25 °C(Typ)のヒステリシスをもって再起動します。ただし、温度保護回路は本来デバイス自身を保護する目的で内蔵しておりますので、チップ温度は Tjmax=150 °C 未満での熱設計を行ってください。復帰時は起動時と同様の入力電圧を必要とし、ソフトスタートを伴い再起動します。
- ・ SCP  
短絡保護回路です。VOUT 端子電圧が 55 % (Typ)以下を 0.1 ms(Typ)以上、検出すると出力段の MOSFET を 15.4 ms(Typ)の間 OFF します。その後、ソフトスタートを伴い再起動します。ソフトスタートから 1.4 ms(Typ)の間は、SCP 機能はマスクされています。復帰時は起動時と同様の入力電圧を必要とします。
- ・ OVP  
過電圧保護回路です。VOUT 端子電圧が 120 % (Typ)以上を 1 μs(Typ)以上検知すると出力段の MOSFET を OFF します。VOUT 端子電圧が 120 % (Typ)未満を 7 μs(Typ)以上検知すると通常動作に戻ります。
- ・ UVLO  
入力低電圧誤動作防止回路です。入力電圧が 2.4 V(Typ)以下になるとデバイスをシャットダウンします。解除電圧は専用昇圧 FET 不使用時は 4.45 V(Typ)で、専用昇圧 FET 使用時は 7.15 V(Typ)となります。解除時はソフトスタートを伴って再起動します。
- ・ VREG  
内部電源回路です。5.0 V(Typ)を出力し、制御用回路や Driver に電源を供給します。起動時は VIN 端子電圧を入力として動作しますが、PGOOD 出力が High になると、VCC\_EX 端子電圧から電源を供給し、高効率化しています。
- ・ VREF  
内部基準電圧を生成しています。

## 各ブロック動作説明 – 続き

- ・ MODE  
MODE 端子が 2.0 V 以上の場合、強制 PWM 制御で動作します。0.8 V 以下の場合、LLM 制御が有効となり LLM 制御と PWM 制御を自動的に遷移します。ただし、昇降圧動作時は強制的に PWM 制御で動作します。
- ・ Driver  
出力段の MOSFET のゲートを駆動するドライバ回路です。
- ・ PGOOD  
VOUT 端子電圧が $\pm 5\%$ (Typ)内の電圧に達すると、内蔵の Nch MOSFET が OFF し、PGOOD 出力が High になります。また、VOUT 端子電圧が $\pm 10\%$ (Typ)をはずれると、PGOOD 出力が Low になります。
- ・ POR  
内部電源用の低電圧誤動作防止回路です。内部電源が 2.85 V(Typ)以下になるとデバイスをシャットダウンします。解除電圧は 3.0 V(Typ)でソフトスタートを伴って再起動します。
- ・ SLEEP Comp  
LLM 制御時に VOUT 端子電圧を PWM 制御時の 101 % (Typ)から 102 % (Typ)で制御します。
- ・ ZX Comp  
LLM 制御時に出力スイッチ電流の逆流を検知しスイッチングを止めます。
- ・ BOOST Comp, Boost Duty  
昇圧信号の制御回路です。専用昇圧 FET 使用時、PGOOD 出力が High で VIN 端子電圧が VOUT 端子電圧の 140 % (Typ)以下になると CTLOUT 端子から 70 % (Typ)デューティの ON パルスが出力され昇降圧動作します。10 % (Typ)のヒステリシスをもって降圧動作に戻ります。
- ・ HOCP Comp  
High Side FET に流れる電流を制限します。4 A (Min)以上の電流を検出すると High Side FET を OFF させます。SW 端子地絡などの異常時のみに動作します。

## 絶対最大定格 (Ta=25 °C)

項目	記号	定 格	単位
入力電圧	$V_{VIN}, V_{PVIN}$	-0.3 ~ +42	V
EN 端子電圧	$V_{EN}$	-0.3 ~ +42	V
BOOT 端子電圧	$V_{BOOT}$	-0.3 ~ +49	V
BOOT-SW 間電圧	$\Delta V_{BOOT}$	-0.3 ~ +7	V
MODE, SSCG, VOUT, VCC_EX, VREG, PGOOD, CTLOUT 端子電圧	$V_{MODE}, V_{SSCG}, V_{VOUT}, V_{VCC\_EX}, V_{VREG}, V_{PGOOD}, V_{CTLOUT}$	-0.3 ~ +7	V
最高接合部温度	$T_{jmax}$	150	°C
保存温度範囲	$T_{stg}$	-55 ~ +150	°C

**注意 1 :** 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂くようご検討をお願いします。

**注意 2 :** 最大接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最大接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、最大接合部温度を超えないようにしてください。

## 熱抵抗 (Note 1)

項目	記号	熱抵抗(Typ)		単位
		1 層基板 <small>(Note 3)</small>	4 層基板 <small>(Note 4)</small>	
VQFN24FV4040				
ジャンクションー周囲温度間熱抵抗	$\theta_{JA}$	107.4	32.6	°C/W
ジャンクションーパッケージ上面中心間熱特性パラメータ <small>(Note 2)</small>	$\Psi_{JT}$	9	4	°C/W

(Note 1) JESD51-2A(Still-Air)に準拠。

(Note 2) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

(Note 4) JESD51-5,7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3 mm x 76.2 mm x 1.57 mmt

1 層目（表面）銅箔	銅箔厚 70 $\mu$ m
銅箔パターン	
実装ランドパターン + 電極引出し用配線	

測定基板	基板材	基板寸法	サーマルビア (Note 5)	
			ピッチ	直径
4 層	FR-4	114.3 mm x 76.2 mm x 1.6 mmt	1.20 mm	$\Phi$ 0.30 mm

1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン ＋電極引出し用配線	70 μm	74.2 mm□（正方形）	35 μm	74.2 mm□（正方形）	70 μm

(Note 5) 貫通ビア。全層の銅箔と接続する。配置はランドパターンに従う。

## 推奨動作条件

項 目	記号	最小	標準	最大	単位
入力電圧 A (専用昇圧 FET 不使用時)	V <sub>INA</sub>	3.5	-	36	V
入力電圧 B (専用昇圧 FET 使用時)	V <sub>INB</sub>	2.7	-	36	V
周囲温度	Topr	-40	-	+125	°C
降圧時出力電流	I <sub>OUTBUCK</sub>	-	-	2.0	A
昇降圧時出力電流	I <sub>OUTBOOST</sub>	-	-	0.8	A
SW 最小 ON 時間 <sup>(Note1)</sup>	t <sub>ONMIN</sub>	-	45	-	ns
入力コンデンサ容量値 <sup>(Note2)</sup>	C <sub>IN</sub>	2.3	4.7	-	μF
VREG 端子コンデンサ容量値 <sup>(Note2)</sup>	C <sub>REG</sub>	0.48	1.0	2.1	μF

(Note 1) 出力電流 1A 時の値です。全数出荷検査は行っておりません。

(Note 2) セラミック・コンデンサを推奨します。容量はばらつき、温度特性、DC バイアス特性、経時変化を含めて設定してください。

電氣的特性 (特に指定のない限り Ta = -40 °C ~ +125 °C、V<sub>IN</sub> = 12 V、V<sub>EN</sub> = 5 V)

項 目	記号	規 格 値			単位	条 件
		最小	標準	最大		
VIN						
シャットダウン時回路電流	I <sub>SDN</sub>	-	3.5	7.0	μA	V <sub>EN</sub> =0 V, Ta<105 °C
静止電流 (V <sub>IN</sub> )	I <sub>QVIN</sub>	-	1.4	2.8	μA	V <sub>MODE</sub> =0 V, V <sub>OUT</sub> =V <sub>VCC_EX</sub> =5.5 V, Ta<105 °C
静止電流 (V <sub>OUT</sub> )	I <sub>QVOUT</sub>	-	16	32	μA	V <sub>MODE</sub> =0 V, V <sub>OUT</sub> =V <sub>VCC_EX</sub> =5.5 V, Ta<105 °C
UVLO 検出電圧	V <sub>UVLOL</sub>	2.2	2.4	2.6	V	V <sub>IN</sub> Falling
UVLO 解除電圧 A	V <sub>UVLOHA</sub>	4.25	4.45	4.65	V	V <sub>IN</sub> Rising, CTLOUT Pin=0 V or 1 kΩ pull-down
UVLO 解除電圧 B	V <sub>UVLOHB</sub>	6.9	7.15	7.4	V	V <sub>IN</sub> Rising, CTLOUT Pin=Open or CTLIN Pin <sup>(Note 3)</sup>
EN/MODE/SSCG						
EN スレッシュホールド電圧 High	V <sub>ENH</sub>	2.0	-	V <sub>IN</sub>	V	
EN スレッシュホールド電圧 Low	V <sub>ENL</sub>	0	-	0.8	V	
EN 流入電流	I <sub>EN</sub>	-	0	1.0	μA	V <sub>EN</sub> =5 V
MODE スレッシュホールド電圧 High	V <sub>MODEH</sub>	2.0	-	5.5	V	
MODE スレッシュホールド電圧 Low	V <sub>MODEL</sub>	0	-	0.8	V	
MODE 流入電流	I <sub>MODE</sub>	-	0	1.0	μA	V <sub>MODE</sub> =5 V
SSCG スレッシュホールド電圧 High	V <sub>SSCGH</sub>	2.0	-	5.5	V	
SSCG スレッシュホールド電圧 Low	V <sub>SSCGL</sub>	0	-	0.8	V	
SSCG 流入電流	I <sub>SSCG</sub>	-	0	1.0	μA	V <sub>SSCG</sub> =5 V
VREG						
VREG 電圧	V <sub>REG</sub>	4.80	5.00	5.20	V	
POR 検出電圧	V <sub>PORL</sub>	2.70	2.85	3.00	V	V <sub>VREG</sub> Falling

(Note 3) CTLIN は専用昇圧 FET の端子です。

電氣的特性 — 続き (特に指定のない限り  $T_a = -40\text{ }^{\circ}\text{C} \sim +125\text{ }^{\circ}\text{C}$ 、 $V_{IN} = 12\text{ V}$ 、 $V_{EN} = 5\text{ V}$ )

項 目	記号	規 格 値			単位	条 件
		最小	標準	最大		
VOUT						
出力電圧	V <sub>OUT1</sub>	4.90	5.000	5.10	V	PWM Control
出力電圧(LLM) <sup>(Note 4)</sup>	V <sub>OUT2</sub>	4.90	5.075	5.25	V	LLM Control, V <sub>MODE</sub> =0 V, Including output ripple
ソフトスタート時間	t <sub>SS</sub>	0.5	1.0	1.5	ms	
SW						
High Side FET ON 抵抗	R <sub>ONH</sub>	-	110	220	mΩ	I <sub>SW</sub> =-50 mA
Low Side FET ON 抵抗	R <sub>ONL</sub>	-	110	220	mΩ	I <sub>SW</sub> =50 mA
High Side FET リーク電流	I <sub>LEAKSWH</sub>	-	0	10	μA	V <sub>IN</sub> =36 V, V <sub>EN</sub> =0 V, V <sub>SW</sub> =0 V, Ta<105 °C
Low Side FET リーク電流	I <sub>LEAKSWL</sub>	-	0	10	μA	V <sub>IN</sub> =36 V, V <sub>EN</sub> =0 V, V <sub>SW</sub> =36 V, Ta<105 °C
スイッチング周波数	f <sub>SW</sub>	2.0	2.2	2.4	MHz	
過電流保護 <sup>(Note 4)</sup>	I <sub>OCP</sub>	3.1	3.6	4.1	A	
スペクトラム拡散	f <sub>SSCG</sub>	-	f <sub>SW</sub> x 110 %	-	MHz	V <sub>SSCG</sub> =5 V
スペクトラム拡散変調サイクル	t <sub>SSCGCYCLE</sub>	-	220	-	μs	V <sub>SSCG</sub> =5 V
PGOOD						
PGOOD スレッシュホールド電圧 1	V <sub>PG1</sub>	V <sub>OUT1</sub> x 92 %	V <sub>OUT1</sub> x 95 %	V <sub>OUT1</sub> x 98 %	V	V <sub>OUT</sub> Rising
PGOOD ヒステリシス電圧 1	V <sub>PGHys1</sub>	-	V <sub>OUT1</sub> x -5 %	-	V	V <sub>OUT</sub> Falling
PGOOD スレッシュホールド電圧 2	V <sub>PG2</sub>	V <sub>OUT1</sub> x 102 %	V <sub>OUT1</sub> x 105 %	V <sub>OUT1</sub> x 108 %	V	V <sub>OUT</sub> Falling
PGOOD ヒステリシス電圧 2	V <sub>PGHys2</sub>	-	V <sub>OUT1</sub> x +5 %	-	V	V <sub>OUT</sub> Rising
PGOOD リーク電流	I <sub>PGLEAK</sub>	-	0	1	μA	V <sub>PGOOD</sub> =5 V, V <sub>OUT</sub> =5.0 V
PGOOD ON 抵抗	R <sub>PG</sub>	-	250	500	Ω	I <sub>PGOOD</sub> =1 mA, V <sub>EN</sub> =0 V
SCP/OVP						
OVP 検出電圧	V <sub>OVP</sub>	V <sub>OUT1</sub> x 115 %	V <sub>OUT1</sub> x 120 %	V <sub>OUT1</sub> x 125 %	V	
SCP 検出電圧	V <sub>SCP</sub>	V <sub>OUT1</sub> x 50 %	V <sub>OUT1</sub> x 55 %	V <sub>OUT1</sub> x 60 %	V	
BOOST						
Buck-Boost スレッシュホールド電圧	V <sub>BOOST</sub>	V <sub>OUT</sub> x 131 %	V <sub>OUT</sub> x 140 %	V <sub>OUT</sub> x 149 %	V	V <sub>IN</sub> Falling, CTLOUT Pin=Open or CTLIN Pin <sup>(Note 3)</sup>
Buck-Boost ヒステリシス電圧	V <sub>BOOSTHys</sub>	-	V <sub>OUT</sub> x +10 %	-	V	V <sub>IN</sub> Rising, CTLOUT Pin=Open or CTLIN Pin <sup>(Note 3)</sup>
CTLOUT ON デューティ	D <sub>CTLOUT</sub>	66	70	74	%	V <sub>IN</sub> =6.5 V, CTLOUT Pin=Open or CTLIN Pin <sup>(Note 3)</sup>

(Note 3) CTLIN は専用昇圧 FET の端子です。

(Note 4) これは設計値です。全数出荷検査は行っておりません。



## 特性データ(参考データ)


(特に指定のない限り、 $V_{IN} = V_{EN}$ )

Figure 4. シャットダウン時回路電流 vs 入力電圧




Figure 5. 無負荷時静止電流 vs 入力電圧




Figure 6. 出力電圧 vs 温度




Figure 7. ソフトスタート時間 vs 温度

特性データ(参考データ) – 続き




Figure 8. UVLO 検出電圧 vs 温度




Figure 9. UVLO 解除電圧 A vs 温度




Figure 10. UVLO 解除電圧 B vs 温度




Figure 11. POR 検出電圧 vs 温度

特性データ(参考データ) – 続き




Figure 12. EN/MODE/SSCG スレッシュヨルド電圧 vs 温度




Figure 13. EN 流入電流 vs EN 電圧




Figure 14. MODE 流入電流 vs MODE 電圧




Figure 15. SSCG 流入電流 vs SSCG 電圧

特性データ(参考データ) – 続き




Figure 16. High Side FET ON 抵抗 vs 温度




Figure 17. Low Side FET ON 抵抗 vs 温度




Figure 18.スイッチング周波数 vs 温度




Figure 19. 過電流保護 vs 温度

特性データ(参考データ) - 続き




Figure 20. PGOOD スレッシュホールド電圧 1 vs 温度




Figure 21. PGOOD スレッシュホールド電圧 2 vs 温度




Figure 22. PGOOD リーク電流 vs PGOOD 電圧




Figure 23. PGOOD ON 抵抗 vs 温度

## 特性データ(参考データ) — 続き




Figure 24. OVP 検出電圧 vs 温度




Figure 25. SCP 検出電圧 vs 温度




Figure 26. Buck-Boost スレッシュホールド電圧 vs 温度




Figure 27. CTLOUT ON デューティ vs 温度

## 機能説明

## 1. Quick Buck Booster®

Quick Buck Booster®はISO16750-2の起動プロフィールのような短い時間に著しい電源電圧低下が発生した場合でも安定した出力電圧を維持するための昇降圧の制御技術です。Quick Buck Booster®では固定デューティ サイクルで昇圧側のスイッチを制御することによって、昇降圧動作での悩みであったRight-Half-Plane-Zeroを除去し、昇降圧動作時でも降圧動作と同等の伝達特性を得ることができます。これにより位相補償設定の容易化と出力容量の低減を可能にします。また降圧時でも昇降圧時でも降圧側のスイッチでPWM変調を行うことでスムーズな動作切り替えを実現し、急峻な電源電圧の変動や負荷の変動に対しても、高速過渡応答が可能です。

## (1) 周波数特性

Quick Buck Booster®により、Right-Half-Plane-Zeroを除去することが可能となります。そのため昇降圧制御の位相補償にRight-Half-Plane-Zeroが存在しません。




Figure 28. 降圧制御の周波数特性

( $V_{IN} = 12\text{ V}$ ,  $I_{OUT} = 0.4\text{ A}$ ,  $L_1 = 3.3\text{ }\mu\text{H}$ ,  $C_{OUT} = 44\text{ }\mu\text{F}$ )




Figure 29. 昇降圧制御の周波数特性

( $V_{IN} = 4\text{ V}$ ,  $I_{OUT} = 0.4\text{ A}$ ,  $L_1 = 3.3\text{ }\mu\text{H}$ ,  $C_{OUT} = 44\text{ }\mu\text{F}$ )

## (2) Quick Buck Booster® 動作波形

$V_{IN}$  電圧が低下すると、昇圧側のスイッチを固定のデューティ サイクルで駆動することで、昇圧動作を開始します。これに合わせて降圧側のデューティ サイクルを自動的に最適値に補正し、安定した出力電圧を供給します。




Figure 30. 降圧制御から昇降圧制御への切替波形

( $V_{IN} = \text{Sweep Down}$ ,  $I_{OUT} = 0.4\text{ A}$ ,  $L_1 = 3.3\text{ }\mu\text{H}$ ,  $C_{OUT} = 44\text{ }\mu\text{F}$ )




Figure 31. 昇降圧制御から降圧制御への切替波形

( $V_{IN} = \text{Sweep Up}$ ,  $I_{OUT} = 0.4\text{ A}$ ,  $L_1 = 3.3\text{ }\mu\text{H}$ ,  $C_{OUT} = 44\text{ }\mu\text{F}$ )

## 機能説明 — 続き

## 2. Nano Pulse Control®

Nano Pulse Control®とは、ローム独自方式により従来困難であった 50 ns 未満（標準条件時）の細い SW ON 時間においても、安定した制御を可能にする技術です。

## 3. イネーブル制御

EN 端子に印加される電圧によって、デバイスのシャットダウンをコントロールできます。EN 電圧が 2.0 V 以上に達すると VREG が起動しデバイスが動作します。ただし、ソフトスタート開始まで 0.5 ms(Typ)の遅延時間があります。EN 電圧が 0.8 V 以下になると、デバイスがシャットダウンします。




Figure 32. イネーブル ON/OFF タイミングチャート

## 4. パワーグッド機能

VOUT 端子電圧が $\pm 5\%$ (Typ)内の電圧に達すると、PGOOD 端子のオープンドレイン MOSFET が OFF し、出力が High になります。また、VOUT 端子電圧が $\pm 10\%$ (Typ)をはずれると PGOOD 端子のオープンドレイン MOSFET が ON し、PGOOD 端子が 250  $\Omega$ (Typ)のインピーダンスでプルダウンされます。10 k $\Omega$  ~ 100 k $\Omega$  の抵抗で VREG 端子もしくは電源にプルアップしてください。




Figure 33. パワーグッドタイミングチャート



## 機能説明 — 続き

## 5. 入力低電圧誤動作防止(UVLO/POR)

入力低電圧誤動作防止回路は、VIN 端子電圧と VREG 端子電圧をモニタします。VIN 電圧をモニタしている UVLO と VREG 電圧をモニタしている POR があり、どちらかを検出するとデバイスはシャットダウンし、共に解除されるとソフトスタートを伴って起動します。

専用昇圧 FET を不使用時は VREG 電圧が 2.85 V(Typ)以下でスタンバイ状態、VIN 電圧が 4.45 V(Typ)以上で起動動作になります。

専用昇圧 FET を使用時は VIN 電圧が 2.4 V(Typ)以下でスタンバイ状態、VIN 電圧が 7.15 V(Typ)以上で起動動作になります。




Figure 34. UVLO/POR タイミングチャート(専用昇圧 FET 不使用時)




Figure 35. UVLO/POR タイミングチャート(専用昇圧 FET 使用時)

## 機能説明 — 続き

## 6. LLM 制御と強制 PWM 制御

重負荷状態では固定周波数の Pulse Width Modulation(PWM)制御でスイッチング動作し、負荷が軽くなると効率を向上させるように Light Load Mode(LLM)制御に移行します。ただし、MODE 端子が High(2.0 V 以上)の場合や起動時、昇降圧動作時は強制的に PWM 制御で動作します。強制 PWM 制御では、LLM 制御に比べて軽負荷時の効率が低下しますが、全負荷範囲において固定周波数の電流連続モードで動作し、出力リップル電圧を低減することができます。






Figure 36. 効率(LLM 制御と強制 PWM 制御)

Figure 37. SW 波形(LLM)  
( $V_{IN} = 12\text{ V}$ ,  $I_{OUT} = 50\text{ mA}$ )Figure 38. SW 波形(PWM)  
( $V_{IN} = 12\text{ V}$ ,  $I_{OUT} = 1\text{ A}$ )

BD8P250MUF-C は負荷電流が 0.4 A(Typ)以下に減少すると LLM 制御に移行します。LLM 制御では出力電圧が上昇し 102 % (Typ)以上になるとスイッチングを停止します。スイッチング停止時は出力電圧モニタ以外の回路を停止することで回路電流を削減します。負荷電流により出力電圧が設定電圧の 101 % (Typ)以下に低下するとスイッチングを再開します。LLM 制御では条件により出力リップル電圧が可聴域での動作となるため、可聴域を避ける必要がある場合には、強制 PWM 制御でご使用ください。




Figure 39. LLM 制御タイミングチャート

## 機能説明 — 続き

## 7. 分周機能

BD8P250MUF-C は High Side FET をブートストラップで駆動しており、BOOT 端子の充電のため Low Side FET の ON 時間が必要です。そのため SW 端子の最小 OFF 時間を設定しており、入出力電圧に近い条件では最小 OFF 時間により出力電圧が制限されます。その対策として、入出力電圧が小さくなると OFF パルスをスキップし、High side FET を ON し続けて SW 端子の ON デューティを高めます。OFF パルスのスキップは最大で 3 連続行われます。このときの出力電圧は、次式にて求めることができます。

$$V_{OUT} = MaxDuty \times (V_{IN} - R_{ONH} \times I_{OUT}) - R_{DC} \times I_{OUT}$$

$$= \left(1 - t_{OFF} \times \frac{f_{SW}}{4}\right) \times (V_{IN} - R_{ONH} \times I_{OUT}) - R_{DC} \times I_{OUT} \text{ [V]}$$

*MaxDuty* : SW 端子の最大 ON デューティ [%]  
*V<sub>IN</sub>* : 入力電源 [V]  
*R<sub>ONH</sub>* : High Side FET ON 抵抗(P.8 参照) [Ω]  
*I<sub>OUT</sub>* : 負荷電流 [A]  
*R<sub>DC</sub>* : インダクタの DCR [Ω]  
*t<sub>OFF</sub>* : SW 端子の最小 OFF 時間 [s] (Typ : 100ns)  
*f<sub>SW</sub>* : スイッチング周波数(P.8 参照) [Hz]




Figure 40. 分周機能

## 8. 昇降圧制御

BD8P250MUF-C は専用の昇圧 FET である BD90302NUF-C を使用することで、入力電圧がコールドクラッキングなどで低下した場合でも、昇降圧動作し出力電圧の低下を防ぐことができます。入力電圧が出力電圧の 140 % (Typ) 以上の場合は降圧動作し、それ以下となると昇降圧動作します。昇降圧動作時は CTLOUT 端子より 70 % (Typ) デューティのオンパルスが出力され専用昇圧 FET を制御します。10 % (Typ) のヒステリシスもしくは PGOOD 出力が Low となると降圧動作へ復帰します。また、降圧動作時の最大出力電流は 2.0 A ですが昇降圧動作時の最大出力電流は 0.8 A となります。




Figure 41. 昇降圧制御

## 機能説明 — 続き

## 9. スペクトラム拡散機能

SSCG 端子を VREG 端子と接続して使用すると、スペクトラム拡散機能が有効となり、EMI ノイズレベルを低減させます。スペクトラム拡散機能動作時はスイッチング周波数が 2.2 MHz(Typ)とその+10%(Typ)間をランプ状に行き来します。その時のランプ周期は 220  $\mu$ s(Typ)となります。ただし、PGOOD 出力が Low または昇降圧動作時にはこの機能はマスクされます。SSCG 端子を GND に接続し使用すると、この機能は無効となります。




Figure 42. スペクトラム拡散機能 タイミングチャート

## 保護機能

## 1. 過電流保護機能(OCP)

過電流保護機能(OCP)は、インダクタ電流を検出することで実現しています。過電流リミットは 3.6 A(Typ)で設計されており、OCP 検出時は出力電圧が低下します。昇降圧動作時には出力電流における OCP 検出電流は下がるのでご注意ください。




Figure 43. OCP 保護動作

## 2. 短絡保護機能(SCP)

短絡保護機能(SCP)は  $V_{OUT}$  端子電圧を内部基準電圧と比較し、 $V_{OUT}$  端子電圧が 55 % (Typ)以下を 0.1 ms (Typ)以上、検出すると出力段の MOSFET を 15.4 ms (Typ)の間 OFF します。その後、ソフトスタートを伴い再起動します。ソフトスタートから 1.4 ms (Typ)の間は、SCP 機能はマスクされています。復帰時は起動時と同様の入力電圧を必要とします。




Figure 44. SCP タイミングチャート(地絡判定)




Figure 45. SCP タイミングチャート(自己復帰)

## 保護機能 — 続き

## 3. サーマルシャットダウン機能(TSD)

チップ温度が  $T_j = 175\text{ }^{\circ}\text{C(Typ)}$  を超えるとデバイスをシャットダウンします。熱遮断回路は、あくまでも  $T_{jmax} = 150\text{ }^{\circ}\text{C}$  を超え異常状態下での熱的暴走からデバイスを遮断することを目的とした回路であり、セットの保護及び保証を目的とはしていません。よって、この回路の機能を利用したセットの保護設計はしないでください。復帰時は起動時と同様の入力電圧を必要とし、ソフトスタートを伴い再起動します。




Figure 46. TSD タイミングチャート

## 4. 過電圧保護機能(OVP)

過電圧保護機能(OVP)は、VOUT 端子電圧を内部基準電圧と比較し、VOUT 端子電圧が内部基準電圧の 120 % (Typ) を  $1\text{ }\mu\text{s(Typ)}$  以上、上回ると出力段の MOSFET を OFF します。 $7\text{ }\mu\text{s(Typ)}$  以上、下回ると復帰します。




Figure 47. OVP タイミングチャート

## アプリケーション選定方法

このセクションに示す推奨定数以外の設定をご利用の場合、弊社までお問い合わせください。

アプリケーション回路例を下記に示します。




Figure 48. アプリケーション回路図 1




Figure 49. アプリケーション回路図 2

## アプリケーション部品選定方法 — 続き

1. 出力  $L_1$  の選定

インダクタの役割として、スイッチングレギュレータでは負荷に連続的な電流を供給するための、出力電圧の平滑用のフィルタとしての働きもあります。インダクタンスは大きな値を選択すると、インダクタに流れるインダクタリプル電流  $\Delta I_L$  が小さくなり、出力リプル電圧  $\Delta V_{P-P}$  が小さくなりますが、インダクタのサイズ・コストとトレードオフになります。

インダクタンス値は次式により求められます。

$$L = \frac{(V_{IN(Max)} - V_{OUT}) \times V_{OUT}}{V_{IN(Max)} \times f_{SW} \times \Delta I_L} \quad [H]$$

$V_{IN(Max)}$	: 最大入力電圧
$V_{OUT}$	: 出力電圧
$f_{SW}$	: スwitchング周波数
$\Delta I_L$	: インダクタリプル電流

カレントモード制御では、サブハーモニック発振を起こす場合があります。BD8P250MUF-C には、サブハーモニック発振を防止する目的でスロープ補償回路が内蔵されています。サブハーモニック発振は出力スイッチ電流  $I_L$  の増加に依存しており、インダクタンス値を小さくしインダクタリプル電流  $\Delta I_L$  の傾きを大きくするとサブハーモニック発振を引き起こす可能性があります。また、インダクタンス値を大きくしインダクタリプル電流  $\Delta I_L$  の傾きを小さくすると、十分な安定性を確保できない可能性があります。そのため、コイルのインダクタンス値としては、2.2  $\mu H$ ~10  $\mu H$  の範囲でご使用ください。

$\Delta I_L$  が小さくなると、インダクタのコア損失 (鉄損)、出力コンデンサの ESR による損失、 $\Delta V_{P-P}$  が小さくなります。 $\Delta V_{P-P}$  は次式により求められます。

$$\Delta V_{P-P} = \Delta I_L \times ESR + \frac{\Delta I_L}{8 \times C_{OUT} \times f_{SW}} \quad [V] \quad (a)$$

$ESR$	: 出力コンデンサ価直列抵抗
$C_{OUT}$	: 出力コンデンサ容量
$\Delta I_L$	: インダクタリプル電流
$f_{SW}$	: スwitchング周波数

一般的にセラミック・コンデンサは低 ESR であるため、 $\Delta I_L$  が大きくても目標の  $\Delta V_{P-P}$  を満足します。メリットとしてはインダクタンス値を小さく設定できることです。

インダクタンス値が小さければ定格電流が大きく小型のインダクタを選択できるため、セットの省スペース化に貢献します。

デメリットは、インダクタのコア損失の増加、最大出力電流低下です。また、出力コンデンサ  $C_{OUT}$  にその他のコンデンサ(電解コンデンサ、タンタルコンデンサ、導電性高分子など)をご使用の際はメーカーのデータシートより ESR を確認し、 $\Delta V_{P-P}$  が許容範囲内に収まるように  $\Delta I_L$  を決定します。

特に、電解コンデンサは低温時の容量低下が顕著であるため、 $\Delta V_{P-P}$  が増大します。低温での使用時は注意が必要です。

インダクタの種類には、シールドタイプ (閉磁路タイプ) を推奨します。

インダクタについては磁気飽和にご注意ください。すべての使用状態で、コアが飽和しない必要があります。定格電流の規定は各メーカーにより異なるので注意が必要です。

アプリケーションの最大周囲温度における定格電流をメーカーに確認ください。



## アプリケーション部品選定方法 — 続き

2. 出力コンデンサ  $C_{OUT}$  の選定

出力コンデンサは、式(a)より必要な ESR に基づき選定します。ESR の小さなコンデンサを使用することで  $\Delta V_{P-P}$  を小さくできます。この要件を満たす最適な選択として、セラミック・コンデンサがあります。セラミック・コンデンサは低 ESR であることに加え、小型であるためセットの省スペース化にも貢献します。メーカーのデータシートより、ESR の周波数特性をご確認いただき、使用するスイッチング周波数での ESR が低いものをご選定ください。

セラミック・コンデンサは DC バイアス特性による容量変化が顕著であるため注意が必要です。通常セラミック・コンデンサの定格電圧は、最大出力電圧の 2 倍以上が望まれます。定格電圧が高いものを選定することで、DC バイアス特性の影響を低減することができます。また、温度特性を良好に保つため、X7R 以上の特性のものを推奨します。大容量セラミック・コンデンサは定格電圧が低いため、出力電圧が高いアプリケーションでは選択が困難になります。

その場合は、セラミック・コンデンサを複数個直列に接続することや、電解コンデンサを選択することを推奨します。電解コンデンサをご使用の際は出力電圧の 1.2 倍以上の定格電圧のものをご選択ください。電解コンデンサは高い定格電圧、大容量、DC バイアス特性がほとんどなく、一般的に安価です。主な故障モードがオープンであることより、車載など信頼性の要求されるアプリケーションでは有効な選択です。デメリットとして、比較的 ESR が大きい、低温時の容量低下があります。低温時特に  $\Delta V_{P-P}$  が増大するため注意が必要です。また、ドライアップがあるため寿命の定義があるのもこのコンデンサの特長です。

タンタルコンデンサ、導電性高分子ハイブリッドアルミ電解コンデンサについては電解コンデンサのデメリットである温度特性に関して、非常に良好な特性をもっています。また電解コンデンサと比べて ESR が小さいため、広い温度範囲で比較的小さなリップル電圧を得ることができます。電解コンデンサ同様、DC バイアス特性もほとんどないため設計を容易にします。通常、タンタルコンデンサは出力電圧の 2 倍、導電性高分子ハイブリッドアルミ電解コンデンサについては出力電圧の 1.2 倍程度の定格電圧のものを選択します。タンタルコンデンサのデメリットは故障モードがショートであること、耐圧が低いことです。車載など信頼性の要求されるアプリケーションでは一般的に選択されません。導電性高分子ハイブリッドアルミ電解コンデンサの故障モードはオープンであるため、信頼性の要求には有効ですが、デメリットとしては一般的に高価であることです。

出力リップル電圧の改善が必要な場合、出力コンデンサ  $C_{OUT}$  に以下の対策の検討をお願いします。

- ・セラミック・コンデンサ、導電性高分子ハイブリッドアルミ電解コンデンサなどの低 ESR コンデンサを使用。
- ・出力コンデンサ  $C_{OUT}$  の容量値の増加。

これらのコンデンサは定格リップル電流が規定されております。

次式で求まる出力リップル電流の RMS 値  $I_{CO(RMS)}$  が定格リップル電流を超えないようご注意ください。

$$I_{CO(RMS)} = \frac{\Delta I_L}{\sqrt{12}} \quad [A]$$

$$\begin{array}{ll} I_{CO(RMS)} & : \text{出力リップル電流} \\ \Delta I_L & : \text{インダクタリップル電流} \end{array}$$

また、出力に接続されるすべてのコンデンサの合計値  $C_{OUT(Max)}$  は次式を満たす範囲にしてください。

$$C_{OUT(Max)} < \frac{t_{SS(Min)} \times (I_{SW(Min)} - I_{SWSTART(Max)})}{V_{OUT}} \quad [F]$$

$$\begin{array}{ll} I_{SW(Min)} & : \text{過電流保護動作出力スイッチ電流の最小値} \\ t_{SS(Min)} & : \text{ソフトスタート時間の最小値} \\ I_{SWSTART(Max)} & : \text{起動時に流れる負荷による出力スイッチ電流の最大値} \\ V_{OUT} & : \text{出力電圧} \end{array}$$

上記を外れると起動不良などが発生する可能性があります。特に容量値が極端に大きい場合、起動時の突入電流により過電流保護が動作し、出力が起動しない可能性がありますのでセットでの十分な確認をお願いします。

過渡応答性、ループの安定動作は  $C_{OUT}$  に依存します。位相補償回路の設定をご確認のうえご選定ください。

また、入力電圧変動、負荷変動が大きい場合などは、仕様に応じて実アプリケーションにて十分ご確認のうえ、容量値の決定をお願い致します。

## アプリケーション部品選定方法 — 続き

3. 入力コンデンサ  $C_{IN}$ 、 $C_{BLK}$  の選定

入力コンデンサには、デカップリングコンデンサ  $C_{IN}$  とバルクコンデンサ  $C_{BLK}$  の 2 種類があります。

デカップリングコンデンサには小容量の  $C_{IN1}$  と大容量の  $C_{IN2}$  の 2 つのセラミック・コンデンサが必要です。 $C_{IN1}$  はスイッチングノイズの低減に、 $C_{IN2}$  はリップルノイズの低減に効果があります。これらのセラミック・コンデンサは PVIN 端子と VIN 端子の極力近くに配置することで効果があります。 $C_{IN2}$  の容量値は 2.3  $\mu\text{F}$  以上、定格電圧は最大入力電圧の 1.2 倍以上、通常時入力電圧の 2 倍以上のものを推奨します。容量値はばらつき、温度特性、DC バイアス特性、経時変化を含めて最小を下回らないように設定してください。また基板パターンやコンデンサの位置によって誤動作する可能性がありますので基板レイアウトの設計について (P.34, 35) をご参照のうえ、設計をお願いします。

バルクコンデンサ  $C_{BLK}$  はオプションであり、ライン電圧の低下を防ぎ、入力電圧を保持するバックアップ電源の役割を果たします。バルクコンデンサ  $C_{BLK}$  には大容量の低 ESR 電解コンデンサが適しています。容量値はセットによって最適な値を選定する必要があります。その際、コンデンサの定格リップル電流を超えないようご注意ください。

入力リップル電流の RMS 値  $I_{CIN(RMS)}$  は次式で求められます。

$$I_{CIN(RMS)} = I_{OUT(MAX)} \times \frac{\sqrt{V_{OUT} \times (V_{IN} - V_{OUT})}}{V_{IN}} \quad [A]$$

$I_{OUT(MAX)}$  : 出力電流の最大値

また、車載など信頼性の必要なアプリケーションでは、電解コンデンサのドライアップに対応するため複数個並列に接続することを推奨します。セラミック・コンデンサについてもショート破壊によるリスクを低減するため、2 直列+2 並列構造にすることをお勧めします。

容量値は電源から  $V_{IN}$  までの配線が長いなど、入力側のインピーダンスが高い場合は高容量が必要になります。実使用状態にて、過渡応答時の  $V_{IN}$  の低下によって、出力が OFF する、出力がオーバーシュートするなど動作に問題がないことを検証する必要があります。

## 4. ブートストラップコンデンサについて

ブートストラップコンデンサ  $C_{BOOT}$  の値 0.1  $\mu\text{F}$  を SW 端子と BOOT 端子の間に接続してください。

推奨品は P.27 のアプリケーション例 1 に記載します。

## 5. VREG コンデンサについて

VREG 用コンデンサ  $C_{REG}$  には、1.0  $\mu\text{F}$  (Typ) のセラミック・コンデンサを推奨します。VREG 用コンデンサは、VREG 端子と GND の間に接続してください。推奨品は P.27 のアプリケーション例 1 に記載します。

## アプリケーション例 1

Table1. 仕様例 1

項目	記号	仕様例
部品名	IC	BD8P250MUF-C
入力電圧	$V_{IN}$	8 V ~ 18 V
出力電圧	$V_{OUT}$	5.0 V
出力負荷電流	$I_{OUT}$	Typ 1.0 A / Max 1.5 A
スイッチング周波数	$f_{SW}$	2.2 MHz
周囲温度	$T_a$	-40 °C ~ +105 °C




Figure 50. 参考回路1

Table 2. 部品リスト

No	Package	Parameters	Part Name (Series)	Type	Manufacturer
$C_{BLK}$	$\phi 10 \text{ mm} \times L10 \text{ mm}$	220 $\mu\text{F}$ , 50 V	UCD1H221MNL1GS	Electrolytic capacitor	NICHICON
$C_{IN1}$	1005	0.1 $\mu\text{F}$ , X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
$C_{IN2}$	3225	4.7 $\mu\text{F}$ , X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
$C_{BOOT}$	1005	0.1 $\mu\text{F}$ , X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
$C_{REG}$	1608	1.0 $\mu\text{F}$ , X7R, 16 V	GCM188R71C105K	Ceramic	MURATA
$R_{OUT}$	-	Short	-	-	-
$R_{CTL}$	1005	1 k $\Omega$ , 1 %, 1/16 W	MCR01MZPF1001	Chip resistor	ROHM
$R_{PGOOD}$	1005	100 k $\Omega$ , 1 %, 1/16 W	MCR01MZPF1003	Chip resistor	ROHM
$L_1$	$W6.0 \times H4.5 \times L6.3 \text{ mm}^3$	3.3 $\mu\text{H}$	CLF6045NIT-3R3N-D	Inductor	TDK
$C_{OUT1}$	3225	22 $\mu\text{F}$ , R, 10 V	GCM32ER11A226K	Ceramic	MURATA
$C_{OUT2}$	3225	22 $\mu\text{F}$ , R, 10 V	GCM32ER11A226K	Ceramic	MURATA
$C_{F1}$	3225	4.7 $\mu\text{F}$ , X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
$L_{F1}$	$W6.0 \times H4.5 \times L6.3 \text{ mm}^3$	2.2 $\mu\text{H}$	CLF6045NIT-2R2N-D	Inductor	TDK

アプリケーション例 1 — 続き  
( $V_{IN} = V_{EN}$ ,  $T_a = 25^{\circ}\text{C}$ )




Figure 51. 効率 vs 出力電流  
( $V_{IN} = 12\text{ V}$ )




Figure 52. 周波数特性  
( $V_{IN} = 12\text{ V}$ ,  $I_{OUT} = 1\text{ A}$ )




Figure 53. 出力リップル電圧  
( $V_{IN} = 12\text{ V}$ ,  $I_{OUT} = 1\text{ A}$ )




Figure 54. MODE ON/OFF 応答  
( $V_{IN} = 12\text{ V}$ ,  $I_{OUT} = 50\text{ mA}$ )

## アプリケーション例 1 — 続き


 $(V_{IN} = V_{EN}, T_a = 25^\circ\text{C})$ 

Figure 55. 負荷応答 1  
 $(V_{IN} = 12\text{ V}, V_{MODE} = 5\text{ V}, I_{OUT} = 0\text{ A to } 1.5\text{ A})$




Figure 56. 負荷応答 2  
 $(V_{IN} = 12\text{ V}, V_{MODE} = 0\text{ V}, I_{OUT} = 0\text{ A to } 1.5\text{ A})$




Figure 57. 入力応答 1  
 $(V_{IN} = 12\text{ V to } 6\text{ V}, I_{OUT} = 1\text{ A})$




Figure 58. 入力応答 2  
 $(V_{IN} = 12\text{ V to } 36\text{ V}, I_{OUT} = 1\text{ A})$

## アプリケーション例 2

Table 3. 仕様例 2

項目	記号	仕様例
部品名 1	IC <sub>1</sub>	BD8P250MUF-C
部品名 2	IC <sub>2</sub>	BD90302NUF-C
入力電圧	V <sub>IN</sub>	4 V ~ 18 V
出力電圧	V <sub>OUT</sub>	5.0 V
出力負荷電流	I <sub>OUT</sub>	Typ 0.4 A / Max 0.6 A
スイッチング周波数	f <sub>SW</sub>	2.2 MHz
周囲温度	T <sub>a</sub>	-40 °C ~ +105 °C








Figure 59. 参考回路2

Table 4. 部品リスト2

No	Package	Parameters	Part Name (Series)	Type	Manufacturer
C <sub>BLK</sub>	φ10 mm×L10 mm	220 μF, 50 V	UCD1H221MNL1GS	Electrolytic capacitor	NICHICON
C <sub>IN1</sub>	1005	0.1 μF, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
C <sub>IN2</sub>	3225	4.7 μF, X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
C <sub>BOOT</sub>	1005	0.1 μF, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
C <sub>REG</sub>	1608	1.0 μF, X7R, 16 V	GCM188R71C105K	Ceramic	MURATA
R <sub>OUT</sub>	-	Short	-	-	-
R <sub>PG00D</sub>	1005	100 kΩ, 1 %, 1/16 W	MCR01MZPF1003	Chip resistor	ROHM
L <sub>1</sub>	W6.0×H4.5×L6.3 mm <sup>3</sup>	3.3 μH	CLF6045NIT-3R3N-D	Inductor	TDK
C <sub>OUT1</sub>	3225	22 μF, R, 10 V	GCM32ER11A226K	Ceramic	MURATA
C <sub>OUT2</sub>	3225	22 μF, R, 10 V	GCM32ER11A226K	Ceramic	MURATA
C <sub>F1</sub>	3225	4.7 μF, X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
L <sub>F1</sub>	W6.0×H4.5×L6.3 mm <sup>3</sup>	2.2 μH	CLF6045NIT-2R2N-D	Inductor	TDK

## アプリケーション例 2 — 続き

 $(V_{IN} = V_{EN}, T_a = 25^\circ\text{C})$ Figure 60. 効率 vs 出力電流  
( $V_{IN} = 12\text{ V}$ )Figure 61. 周波数特性  
( $V_{IN} = 4\text{ V}, I_{OUT} = 0.4\text{ A}$ )Figure 62. 出力リップル電圧  
( $V_{IN} = 4\text{ V}, I_{OUT} = 0.4\text{ A}$ )Figure 63. MODE ON/OFF 応答  
( $V_{IN} = 12\text{ V}, I_{OUT} = 50\text{ mA}$ )

## アプリケーション例 2 — 続き


(V<sub>IN</sub> = V<sub>EN</sub>, T<sub>a</sub> = 25°C)

Figure 64. 負荷応答 1  
(V<sub>IN</sub> = 12 V, V<sub>MODE</sub> = 5 V, I<sub>OUT</sub> = 0 A to 1.5 A)




Figure 65. 負荷応答 2  
(V<sub>IN</sub> = 4 V, I<sub>OUT</sub> = 0 A to 0.6 A)




Figure 66. 入力応答 1  
(V<sub>IN</sub> = 12 V to 4 V, I<sub>OUT</sub> = 0.4 A)




Figure 67. 入力応答 2  
(V<sub>IN</sub> = 12 V to 36 V, I<sub>OUT</sub> = 1 A)



車載電源供給ライン回路例




Figure 68. 車載電源供給ライン回路例

参考として、Figure 68 に車載電源供給ライン回路例を記載します。

$\pi$  型フィルタは、3 次の LC フィルタです。一般的には高周波用のデカップリングコンデンサと併用して使用します。大きな減衰特性を得られるため EMI フィルタとして良好な特性を得ることが可能です。なお、 $\pi$  型フィルタを構成する部品は近接配置をしてください。

TVS (Transient Voltage Suppressors) は車載電源供給ラインの一次保護に使用されます。ロードダンプ状態の高いエネルギーに耐える必要があるため、一般的なツェナーダイオードでは不十分です。下記を推奨します。

逆接保護ダイオードは、バッテリーなどの電源を誤って逆に接続した際の保護のために必要となります。

Table 5. 車載電源供給ライン回路部品例

Device	Part name (series)	Manufacturer	Device	Part name (series)	Manufacturer
L	CLF series	TDK	TVS	SMB series	Vishay
L	XAL series	Coilcraft	D	S3A to S3M series	Vishay
C	CJ series / CZ series	NICHICON			

推奨部品メーカー一覧

参考に推奨の部品メーカーを示します。

Type	Manufacturer	URL
Electrolytic Capacitor	NICHICON	<a href="http://www.nichicon.co.jp">www.nichicon.co.jp</a>
Ceramic Capacitor	Murata	<a href="http://www.murata.com">www.murata.com</a>
Hybrid Capacitor	Suncon	<a href="http://www.sunelec.co.jp">www.sunelec.co.jp</a>
Inductor	TDK	<a href="http://product.tdk.com">product.tdk.com</a>
Inductor	Coilcraft	<a href="http://www.coilcraft.com">www.coilcraft.com</a>
Inductor	SUMIDA	<a href="http://www.sumida.com">www.sumida.com</a>
Diode	Vishay	<a href="http://www.vishay.com">www.vishay.com</a>
Diode/Resistor	ROHM	<a href="http://www.rohm.co.jp">www.rohm.co.jp</a>

## PCB レイアウト設計について

DC/DC コンバータの設計において PCB レイアウトの設計は回路設計と同じだけ重要です。適切なレイアウトにより、電源に関する様々な問題を回避することができます。Figure 69-a から Figure 69-c は降圧 DC/DC コンバータの電流経路を示した図です。Figure 69-a の Loop1 は上側の switch が ON、下側の switch が OFF 時にコンバータに流れる電流を表しており、Figure 69-b の Loop2 は上側の switch が OFF、下側の switch が ON 時にコンバータに流れる電流を表しています。Figure 69-c の太線は Loop1 と Loop2 の差分を表しています。上下 switch がオフからオンへ、オンからオフへ変化するたびに太線部分の電流は激しく変化します。この系は変化が急峻なため高周波を多く含んだ波形が現れます。そのため入力コンデンサと IC で構成される太線部の面積をできるだけ小さくすることで、ノイズを減らすことができます。詳細につきましてはスイッチングレギュレータシリーズのアプリケーションノート「降圧コンバータの PCB レイアウト手法」をご参照ください。




Figure 69-a. H-side switch:ON, L-side switch:OFF 時の電流経路




Figure 69-b. H-side switch:OFF, L-side switch:ON 時の電流経路




Figure 69-c. 電流の差分、レイアウト上での重要箇所

## PCB レイアウト設計について — 続き

PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

1. VIN 端子(2pin)と PVIN 端子(3,4,5pin)の入力デカップリングコンデンサ  $4.7\mu\text{F}$ ( $C_{IN2}$ )と  $0.1\mu\text{F}$ ( $C_{IN1}$ )は PVIN 端子と PGND 端子(7,8pin)が最短になるように配置をしてください。  $4.7\mu\text{F}$ ( $C_{IN2}$ )よりも小容量の  $0.1\mu\text{F}$ ( $C_{IN1}$ )を PVIN 端子に近づけることで高周波ノイズの低減に効果を発揮します。
2. IC、入力コンデンサ、出力インダクタ、出力コンデンサは基板の同じ表面層に配置し、各部品間の接続は同じ層で接続を行うようにしてください。
3. IC の配置された表面層に最も近い層にグラウンドプレーンを配置してください。
4. GND 端子(22pin)は基準グラウンドで PGND 端子はパワー系グラウンドとなります。これらの端子は IC の裏面を介して接続しても構いません。ただし入力コンデンサ側のパワー系グラウンドはスイッチング周波数のノイズ成分を含むため、近接する基準系グラウンドパターンから切り離すことをお勧めします。切り離されたパワー系グラウンドはできるだけ多くのビアを使ってグラウンドプレーンに接続してください。
5. VREG 端子(23pin)と GND 端子間のバイパスコンデンサは端子にできるだけ近い位置に配置してください。
6. SW 端子(12,13,14pin)と BOOT(15pin)間に接続されるコンデンサは各端子のできるだけ近い位置に配置してください。
7. スwitching ノードからの輻射ノイズを最小限にするため、SW 端子からインダクタまでの距離は短くし、銅箔パターン面積は必要以上に広げないようにしてください。
8. 出力コンデンサはインダクタとパワー系グラウンドの近くに配置してください。
9. 出力からのフィードバックラインはインダクタとスイッチングノードから遠ざけて配線を引いてください。この配線が外来ノイズの影響を受けると出力電圧に誤差を生じたり、動作が不安定になる場合があります。そのためフィードバックラインは VIA を介して裏面へ移動し、VOOUT 端子(20pin)へ接続してください。
10.  $R_{OUT}$ はフィードバックの周波数特性の測定用であり、オプションとなります。 $R_{OUT}$ に抵抗を挿入することで、FRA などを用いてフィードバックの周波数特性(位相余裕)を測定することができます。なお通常はショートしてご使用ください。




Figure 70. PCB レイアウト例 (降圧 DC/DC コンバータ)




Figure 71. PCB レイアウト例 (昇降圧 DC/DC コンバータ)

## 熱損失について

熱設計において、次の条件内で動作させてください。  
(下記温度は保証温度ですので、必ずマージンを考慮してください。)

1. 周囲温度  $T_a$  が 125 °C 以下であること。
2. チップジャンクション温度  $T_j$  が 150 °C 以下であること。

チップジャンクション温度  $T_j$  は以下の 2 通りで考えることができます。

1. 実使用状態でのパッケージ上面中心温度  $T_t$  から求める場合、

$$T_j = T_t + \psi_{JT} \times W \text{ [°C]}$$

2. 周囲温度  $T_a$  から求める場合、

$$T_j = T_a + \theta_{JA} \times W \text{ [°C]}$$

$\psi_{JT}$  : ジャンクション—パッケージ上面中心間熱特性パラメータ (P.6 参照)

$\theta_{JA}$  : ジャンクション—周囲温度間熱抵抗 (P.6 参照)

IC の熱損失  $W$  は以下の式で求められます。

$$W = R_{ONH} \times I_{OUT}^2 \times \frac{V_{OUT}}{V_{IN}} + R_{ONL} \times I_{OUT}^2 \left(1 - \frac{V_{OUT}}{V_{IN}}\right) + V_{IN} \times I_{CC} + \frac{1}{2} \times (tr + tf) \times V_{IN} \times I_{OUT} \times f_{SW} \text{ [W]}$$

$R_{ONH}$  : High Side FET ON 抵抗 (P.8 参照) [Ω]

$R_{ONL}$  : Low Side FET ON 抵抗 (P.8 参照) [Ω]

$I_{OUT}$  : 負荷電流 [A]

$V_{OUT}$  : 出力電圧 [V]


$V_{IN}$  : 入力電圧 [V]

$I_{CC}$  : 回路電流 [A] (Typ : 50μA)

$tr$  : スイッチング立ち上がり時間 [s] (Typ: 5 ns)

$tf$  : スイッチング立ち下がり時間 [s] (Typ: 5 ns)

$f_{SW}$  : スイッチング周波数 (P.8 参照) [Hz]




$$1. R_{ONH} \times I_{OUT}^2$$

$$2. R_{ONL} \times I_{OUT}^2$$

$$3. \frac{1}{2} \times (tr + tf) \times V_{IN} \times I_O \times f_{SW}$$

Figure 72. SW 波形

入出力等価回路図



※抵抗値は Typ です。

## 使用上の注意

### 1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

### 2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

### 3. グラウンド電位について

L 負荷駆動端子（例：モータードライバの出力、DC-DC コンバータの出力など）については、L 負荷の逆起電圧の影響でグラウンド以下に振れることが考えられます。L 負荷駆動端子が逆起電圧によって負電位になる場合を除き、グラウンド端子はいかなる動作状態においても最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子、L 負荷駆動端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。使用条件、環境及び L 負荷個々の特性によっては誤動作などの不具合が発生する可能性があります。IC の動作などに問題のないことを十分ご確認ください。

### 4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

### 5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

### 6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

### 7. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

### 8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

### 9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

## 使用上の注意 — 続き

## 10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

- 抵抗では、GND > (端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。
- また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 73. モノリシック IC 構造例

## 11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ定数を決定してください。

## 12. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度  $T_j$  が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。


## 13. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報


B D 8 P 2 5 0 M U F										-	C E 2		
品名										パッケージ MUF: VQFN024FV4040			製品ランク C: 車載ランク製品 包装、フォーミング仕様 E2: リール状エンボステーパーピング

標印図





外形寸法図と包装・フォーミング仕様



改訂履歴

日付	版	変更内容
2018.09.11	001	新規登録

# ご注意

## ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器<sup>(Note 1)</sup>、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
  - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
  - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
  - ①水・油・薬液・有機溶剤等の液体中でのご使用
  - ②直射日光・屋外暴露、塵埃中でのご使用
  - ③潮風、Cl<sub>2</sub>、H<sub>2</sub>S、NH<sub>3</sub>、SO<sub>2</sub>、NO<sub>2</sub>等の腐食性ガスの多い場所でのご使用
  - ④静電気や電磁波の強い環境でのご使用
  - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
  - ⑥本製品を樹脂等で封止、コーティングしてのご使用
  - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
  - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

## 実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。  
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

### **応用回路、外付け回路等に関する注意事項**

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

### **静電気に対する注意事項**

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

### **保管・運搬上の注意事項**

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
  - ① 潮風、Cl<sub>2</sub>、H<sub>2</sub>S、NH<sub>3</sub>、SO<sub>2</sub>、NO<sub>2</sub>等の腐食性ガスの多い場所での保管
  - ② 推奨温度、湿度以外での保管
  - ③ 直射日光や結露する場所での保管
  - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

### **製品ラベルに関する注意事項**

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

### **製品廃棄上の注意事項**

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

### **外国為替及び外国貿易法に関する注意事項**

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

### **知的財産権に関する注意事項**

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

### **その他の注意事項**

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

**一般的な注意事項**

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。