

車載向けセカンダリ電源シリーズ

2.6V to 5.5V, 2A, 0.3MHz to 2.4MHz 同期整流式降圧 DC/DC コンバータ

BD90521MUV-C / BD90521EFV-C

概要

BD90521MUV/EFV-C は電流モードで動作する同期整流式降圧 DC/DC コンバータです。最大 2.4MHz の周波数で動作可能で、インダクタなどの外付け部品を小型化できます。Pch と Nch の出力 MOSFET を内蔵しており、最大 2A の出力電流を供給可能です。出力電圧、発振周波数は外付けの抵抗で変更可能です。また外部パルスに同期可能です。


特長

- AEC-Q100 対応 (Note 1)
- 最大 2.4MHz 動作
- 電流モード制御により優れた負荷応答
- Pch、Nch 出力 MOSFET 内蔵
- 外部入力パルスの周波数に同期可能
- 出力異常モニター端子 (PGOOD 端子)
- 外付けの抵抗で出力電圧、発振周波数を変更可能
- 自己復帰型の過電流保護内蔵
- 出力過電圧検知 / 短絡検知内蔵
- 過熱保護 (TSD)、低入力誤動作防止回路 (Note 1: Grade 1)

用途

- 車載機器 (メーターパネル、カーマルチメディア等)
- 産業機器
- その他電子機器

基本アプリケーション回路



重要特性

- | | |
|-----------------|------------------|
| ■ 動作温度範囲 (Ta) : | -40°C to +125°C |
| ■ 電源電圧範囲 : | 2.6V to 5.5V |
| ■ 出力電流 : | 2.0A(Max) |
| ■ 基準電圧精度 : | ±1.5 % |
| ■ 出力電圧範囲 : | 0.6V to 5.0V |
| ■ スイッチング周波数 : | 0.3MHz to 2.4MHz |

パッケージ


W(Typ) x D(Typ) x H(Max)

VQFN20SV4040

4.00mm x 4.00mm x 1.00mm

HTSSOP-B20



6.50mm x 6.40mm x 1.00mm



目 次

概要	1
特長	1
用途	1
重要特性	1
パッケージ	1
基本アプリケーション回路	1
目 次	2
端子配置図	3
端子説明	3
ブロック図	4
各ブロック動作説明	4
絶対最大定格	6
熱抵抗	6
推奨動作条件	7
電気的特性	8
特性データ(参考データ)	9
機能説明	14
アプリケーション部品選定方法	17
推奨部品メーカー一覧	23
応用回路例 1	24
応用回路例 2	26
基板レイアウトの注意点	28
熱損失について	31
入出力等価回路図	32
使用上の注意	33
発注形名情報	35
標印図	35
外形寸法図と包装・フォーミング仕様	37
改訂履歴	38

端子配置図



端子説明

() 内は HTSSOP-B20 パッケージの端子番号です。

端子番号	記 号	機 能	端子番号	記 号	機 能
1 (3)	SW	SW 端子	11 (13)	SS	ソフトスタート時間設定端子
2 (4)	SW	SW 端子	12 (14)	FB	出力フィードバック端子
3 (5)	N.C	非接続端子	13 (15)	N.C	非接続端子
4 (6)	PVIN	出力 FET 用電源端子	14 (16)	RT	発振周波数設定端子
5 (7)	PVIN	出力 FET 用電源端子	15 (17)	SEL	RT 設定周波数 / 外部同期切り替え端子
6 (8)	VIN	電源端子	16 (18)	SYNC	外部同期パルス入力端子
7 (9)	EN	イネーブル端子	17 (19)	CTL2	テスト端子
8 (10)	CTL1	テスト端子	18 (20)	PGOOD	出力異常検出信号出力端子
9 (11)	GND	GND 端子	19 (1)	PGND	出力 FET 用 GND 端子
10 (12)	COMP	エラーアンプ出力端子	20 (2)	PGND	出力 FET 用 GND 端子

E-Pad は裏面放熱用パッドです。複数のビアを使用して基板グラウンドプレーンに接続することで優れた放熱特性が得られます。

CTL1 端子はイネーブル ON 時には 2.1V 以上を印加して使用してください。


CTL2 端子は GND にショートして使用してください。

N.C 端子は GND にショートすることで放熱性能を高められます。

PGOOD 機能を使用しない場合、PGOOD 端子は GND にショートして使用してください。

外部同期機能を使用しない場合、SYNC 端子、SEL 端子は GND にショートして使用してください。

ブロック図



各ブロック動作説明

・ ERROR AMPLIFIER

基準電圧 0.6 V (Typ)と“FB”端子電圧を入力とする誤差増幅器です。(位相補償設定方法は p. 21 ~ p. 22 参照)
エラーアンプ出力の“COMP”により、スイッチングパルスのデューティ幅を制御します。“FB”端子を用いて出力電圧を設定します。また、“COMP”端子に容量と抵抗を接続することにより位相補償を調整できます。

・ SOFT START

電源投入時に ERROR AMPLIFIER の非反転入力電圧を徐々に上昇させ、スイッチングパルスのデューティを徐々に大きくすることにより、出力電圧のオーバーシュートを防止する機能です。ソフトスタートは、“SS 端子”で“GND”端子間にコンデンサを接続することにより設定できます。(p. 22 参照)

・ OSCILLATOR

SLOPE に入力するパルス波を発生させる回路で“RT”端子と“GND”端子間に抵抗を接続することにより、0.3MHz ~ 2.4MHz の発振周波数を設定できます。(p. 21 Figure 18 参照)
OSCILLATOR 出力は DRV にクロック信号を送ります。また、OSCILLATOR 出力は SCP カウンタのクロックとしても使用しています。

・ SLOPE

OSCILLATOR にて生成されたクロックからのこぎり波を生成するブロックです。発生したのこぎり波はコイル電流のフィードバック電流と合成され PWM COMPARATOR へ送られます。

・ PWM COMPARATOR

SLOPE 出力と ERROR AMPLIFIER 出力を比較するコンパレータです。

・ DRV

OSCILLATOR 出力（セット）と PWM COMPARATOR 出力（リセット）を入力に持つラッチ回路です。PWM 制御信号を生成し、FET 駆動用ゲート信号を出力します。

- ・ TSD (Thermal Shut Down)
過熱保護回路です。IC の熱破壊・熱暴走を防止するために、チップ温度が 175 °C (Typ)以上になると出力が OFF します。また、一定温度に戻ると復帰します。ただし、過熱保護回路は本来 IC 自身を保護する目的で内蔵しており、チップ温度は TSD 検知温度約 150° C 未満になるように熱設計をしてください。
- ・ OCP V_{TH} (Over Current Protection)
過電流保護回路です。出力 Pch POWER MOS FET が ON している時に、ドレイン-ソース間電圧が内部基準電圧値を超えると過電流保護が動作します。また、この過電流保護は自己復帰型となっています。過電流保護が動作するとデューティが小さくなり、出力電圧が低下します。ただし、これらの保護回路は突発的な事故による破壊防止に有効的なもので、連続的な保護回路動作時でのご使用は避けてください。
- ・ SCP (Short Current Protection)
負荷短絡保護回路です。出力が 60%以下になった状態を発振周期×256[s]の間検出すると POWER MOS FET が OFF します。256 サイクル経過前に出力電圧が 60%以上に復帰すると POWER MOS FET は OFF しません。この負荷短絡保護は発振周期×2048 [s]の間保持された後解除し、ソフトスタートを伴って再起動します。OFF 時間を延ばすことで出力平均電流が小さくなります。また、電源立ち上げ時は、起動不良を防止するため出力が設定した電圧に達するまでこの機能はマスクされます。
- ・ UVLO (Under Voltage Lock-Out)
低電圧誤動作防止回路です。電源電圧起動時、および電源電圧低下時における内部回路の誤動作を防止します。電源電圧をモニタしており、電源電圧が 2.25 V (Typ)以下になると出力 POWER MOS FET が OFF します。UVLO 解除時はソフトスタートを伴って再起動します。なお、本スレッシュホールドには 100 mV (Typ)のヒステリシスがあります。
- ・ VOLTAGE REFERENCE
内部回路に基準電圧を供給します。
- ・ OVP
出力電圧が設定値の+10%を検知すると、出力の POWER MOSFET が OFF します。検知後、出力が低下して過電圧状態が解除されるとスイッチング動作を再開します。過電圧検出電圧と解除電圧には 2%のヒステリシスがあります。
- ・ PGOOD
出力電圧が設定値の 90%を下回るか 110%を上回ると、PGOOD 端子を"Low"にします。検出電圧と解除電圧には 2%のヒステリシスがあります。また EN OFF 時や UVLO、TSD 動作時も PGOOD 端子出力を"Low"にします。PGOOD 出力は"VIN"端子入力電圧が 2V を超えると有効な状態となります。オープンドレイン出力となっており、10k Ω ~100k Ω の抵抗で VIN または外部電源にプルアップしてください。

絶対最大定格 (Ta = 25°C)

項 目	記号	定格	単位
電源電圧	V _{IN} , PV _{IN}	-0.3 to 7	V
EN 端子電圧 ^(Note 1)	V _{EN}	-0.3 to 5.9	V
SYNC 端子電圧	V _{SYNC}	-0.3 to V _{IN}	V
SEL 端子電圧	V _{SEL}	-0.3 to 7	V
FB 端子電圧	V _{FB}	-0.3 to V _{IN}	V
COMP 端子電圧	V _{COMP}	-0.3 to V _{IN}	V
SS 端子電圧	V _{SS}	-0.3 to V _{IN}	V
RT 端子電圧	V _{RT}	-0.3 to V _{IN}	V
PGOOD 端子電圧	V _{PGOOD}	-0.3 to 7	V
最高接合部温度	T _{jmax}	+150	°C
保存温度範囲	T _{stg}	-55 to +150	°C
ESD 耐量 (HBM)	V _{ESD, HBM}	±2000	V

(Note 1) EN 端子を 6V 以上にするとは荷検査モードとなりますので、6V 以上の印加は行わないでください。

注意： 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

熱抵抗^(Note 1)

項目	記号	熱抵抗(Typ)		単位
		1 層基板 ^(Note 3)	4 層基板 ^(Note 4)	
VQFN20SV4040				
ジャンクションー周囲温度間熱抵抗	θ _{JA}	153.9	37.4	°C / W
ジャンクションーパッケージ上面中心間熱特性パラメータ ^(Note 2)	Ψ _{JT}	13	7	°C / W
HTSSOP-B20				
ジャンクションー周囲温度間熱抵抗	θ _{JA}	143.0	26.8	°C / W
ジャンクションーパッケージ上面中心間熱特性パラメータ ^(Note 2)	Ψ _{JT}	8	4	°C / W

(Note 1) JESD51-2A(Still-Air) に準拠。

(Note 2) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3mm x 76.2mm x 1.57mm
1 層目（表面）銅箔		
銅箔パターン	銅箔厚	
実装ランドパターン + 電極引出し用配線	70μm	

(Note 4) JESD51-5,7 に準拠した基板を使用。

測定基板	基板材	基板寸法		サーマルビア <small>(Note 5)</small>	
				ピッチ	直径
4 層	FR-4	114.3mm x 76.2mm x 1.6mmt		1.20mm	Φ0.30mm
1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン ＋電極引出し用配線	70μm	74.2mm□（正方形）	35μm	74.2mm□（正方形）	70μm

(Note 5) 貫通ビア。全層の銅箔と接続する。配置はランドパターンに従う。

推奨動作条件(-40 °C ≤ Ta ≤ +125 °C)

項 目	記号	最小	最大	単位
電源電圧	V_{IN}, PV_{IN}	2.6	5.5	V
EN 端子電圧 (Note 1, 2)	V_{EN}	0	5.5	V
SEL 端子電圧 (Note 2)	V_{SEL}	0	5.5	V
SYNC 端子電圧	V_{SYNC}	0	V_{IN}	V
設定周波数範囲	f_{SW}	0.3	2.4	MHz
外部同期入力周波数範囲	f_{SYNC}	0.3 (Note 3)	2.4 (Note 3)	MHz
出力電圧範囲	V_O	0.6 (Note 4)	5.0	V
出力電流	I_O	0	2 (Note 4)	A
入力コンデンサ容量値	C_{IN1}	11 (Note 5)	-	μF

(Note 1) EN 端子を 6V 以上にすると出荷検査モードとなりますので、6V 以上の印加は行わないでください。

(Note 2) 動作電源電圧範囲内で、電源(V_{IN}, PV_{IN})と EN 端子、SEL 端子の立ち上げの順序はいずれが先でも問題ありません。

(Note 3) RT 端子接続抵抗による設定周波数の±25%以内で入力してください。

(Note 4) 0.6V 以上で設定可能ですが入力電圧、発振周波数の設定や SW 最小 ON 時間によって制限される場合があります。設定可能範囲についてはアプリケーション部品選定方法の出力電圧の設定(P.20)をご覧ください。

(Note 5) セラミックコンデンサを推奨します。容量値はばらつき、温度特性、DC バイアス特性、経時変化を含めて最小値を下回らないように設定してください。また基板パターンやコンデンサの位置によって誤動作する可能性がありますので基板レイアウトの注意点(P.27~29)をご参照の上、設計をお願いします。

電氣的特性 (特に指定のない限り、 $-40\text{ }^{\circ}\text{C} \leq T_a \leq +125\text{ }^{\circ}\text{C}$ 、 $V_{IN} = PV_{IN} = 5\text{ V}$ 、 $V_{EN} = 3.3\text{ V}$ 、 $V_{CTL1} = 5\text{ V}$)

項 目	記号	規 格 値			単位	条件
		最小	標準	最大		
シャットダウン時回路電流	I_{SDN}	-	0	1	μA	$V_{EN} = 0\text{V}$, $T_a = 25^{\circ}\text{C}$
回路電流	I_{IN}	-	700	1050	μA	$V_{FB} = 0.63\text{V}$, $T_a = 25^{\circ}\text{C}$
EN ON 電圧	V_{EN_ON}	2.1	-	-	V	
EN OFF 電圧	V_{EN_OFF}	-	-	0.7	V	
EN 流入電流	I_{EN}	3	7	14	μA	$V_{EN} = 3.3\text{V}$
UVLO ON 電圧	V_{UVLO_ON}	-	2.25	2.40	V	Sweep Down
UVLO OFF 電圧	V_{UVLO_OFF}	-	2.35	2.50	V	Sweep Up
FB 入力電流	I_{FB}	-	0	0.5	μA	$V_{FB} = 0.6\text{V}$
基準電圧	V_{REF}	0.591	0.600	0.609	V	FB = COMP
COMP ソース電流	I_{COMP_SOURCE}	-40	-20	-5	μA	
COMP シンク電流	I_{COMP_SINK}	5	20	40	μA	
SS チャージ電流	I_{SS}	-3	-2	-1	μA	$V_{SS} = 0.6\text{V}$
SS ディスチャージ抵抗	R_{SS}	100	200	300	Ω	$V_{SS} = 0.6\text{V}$
発振周波数	f_{OSC}	0.85	1.00	1.15	MHz	$R_6 = 240\text{k}\Omega$
SW 最小 ON 時間 1	t_{SW_ON1}	-	100	-	ns	$I_O = 0\text{A}$
SW 最小 ON 時間 2	t_{SW_ON2}	-	80	-	ns	$I_O = 1\text{A}$
SW 最小 OFF 時間	t_{SW_OFF}	-	100	-	ns	
SW ON 抵抗 H	$R_{ON_SW_H}$	-	90	180	$\text{m}\Omega$	$I_{SW} = -50\text{mA}$, $V_{FB} = 0.58\text{V}$
SW ON 抵抗 L	$R_{ON_SW_L}$	-	60	120	$\text{m}\Omega$	$I_{SW} = +50\text{mA}$, $V_{FB} = 0.62\text{V}$
過電流保護検出値	I_{SW_OCP}	2.5	5.5	-	A	
SYNC ON 電圧	V_{SYNC_ON}	$0.8 \times V_{IN}$	-	-	V	
SYNC OFF 電圧	V_{SYNC_OFF}	-	-	$0.2 \times V_{IN}$	V	
SYNC 流入電流	I_{SYNC}	4	10	20	μA	$V_{SYNC} = 5\text{V}$
PGOOD 検出 FB 電圧	V_{FB_PGOOD1}	± 6	± 10	± 14	%	10k Ω にて V_{IN} に Pull Up
PGOOD ON 抵抗	R_{PGOOD}	60	120	240	Ω	$V_{PGOOD} = 5\text{V}$
SEL ON 電圧	V_{SEL_ON}	2.1	-	-	V	
SEL OFF 電圧	V_{SEL_OFF}	-	-	0.7	V	
SEL 流入電流	I_{SEL}	3	7	14	μA	$V_{SEL} = 3.3\text{V}$

特性データ(参考データ) (特に指定のない限り、P8 の各項目の条件と同様)




Figure 1. シャットダウン時回路電流 vs 温度




Figure 2. 回路電流(I_{IN}) vs 温度




Figure 3. 基準電圧 vs 温度




Figure 4. 基準電圧 vs 電源電圧

特性データ(参考データ) ー 続き




Figure 5. EN ON/OFF 電圧 vs 温度




Figure 6. UVLO ON/OFF 電圧 vs 温度




Figure 7. 発振周波数 vs 電源電圧




Figure 8. 発振周波数(1MHz) vs 温度

特性データ(参考データ) ー 続き




Figure 9. 発振周波数(300kHz) vs 温度




Figure 10. 発振周波数(2.4MHz) vs 温度




Figure 11. FB 入力電流 vs 温度




Figure 12. SS チャージ電流 vs 温度

特性データ(参考データ) ー 続き




Figure 13. SW ON 抵抗 vs 温度




Figure 14. 過電流保護検出値 vs 温度




Figure 15. SYNC ON/OFF 電圧 vs 温度




Figure 16. PGOOD 検出電圧 vs 温度

特性データ(参考データ) ー 続き





Figure 17. PGOOD ON 抵抗 vs 温度

機能説明

■ イネーブル制御

EN 端子に印加される電圧によって、IC の動作をコントロールできます。EN 端子に 2.1V 以上の電圧を印加し 60 μ s(Typ) 後に出力がソフトスタートを伴って起動します。入力電圧 V_{IN} , PV_{IN} の立ち上がりはソフトスタート時間より早く設定してください。また、EN 端子をオープンもしくは 0.7V 以下にすることにより、回路をシャットダウンできます。




■ 保護機能

保護回路は突発的な事故による破壊防止に有効であるため、保護動作の連続的な使用はしないでください。


(1) 短絡保護機能 (SCP)

出力が 60%以下になった状態を発振周期 \times 256[s]の間検出すると POWER MOS FET が OFF します。256 サイクル経過前に出力電圧が 60%以上に復帰すると POWER MOS FET は OFF しません。この負荷短絡保護は発振周期 \times 2048 [s]の間保持された後解除し、ソフトスタートを伴って再起動します。OFF 時間を延ばすことで出力平均電流が小さくなります。また、電源立ち上げ時は、起動不良を防止するため出力が設定した電圧に達するまでこの機能はマスクされます。



(2) 低電圧誤動作防止 (UVLO)

電源電圧起動時、および電源電圧低下時における内部回路の誤動作を防止します。電源電圧をモニタしており、電源電圧が 2.25 V (Typ)以下になると出力 POWER MOS FET が OFF します。UVLO 解除時はソフトスタートを伴って再起動します。なお、本スレッシュホールドには 100 mV (Typ)のヒステリシスがあります。



(3) サーマルシャットダウン機能 (TSD)


IC の熱破壊・熱暴走を防止するために、チップ温度が 175 °C(Typ)以上になると出力が OFF します。また、一定温度に戻ると復帰します。ただし、過熱保護回路は本来 IC 自身を保護する目的で内蔵しており、チップ温度は TSD 検知温度約 150°C 未満になるように熱設計をしてください。

(4) 過電流保護機能 (OCP)

出力 Pch POWER MOS FET が ON している時に、ドレイン-ソース間電圧が内部基準電圧値を超えると過電流保護が動作します。この過電流保護は自己復帰型となっています。過電流保護が動作するとデューティが小さくなり、出力電圧が低下します。ただし、これらの保護回路は突発的な事故による破壊防止に有効的なもので、連続的な保護回路動作時でのご使用は避けてください。

(5) 過電圧保護回路 (OVP)

出力電圧が設定値の+10%を検知すると、出力の POWER MOSFET が OFF します。検知後、出力が低下して過電圧状態が解除されるとスイッチング動作を再開します。過電圧検出電圧と解除電圧には 2%のヒステリシスがあります。



■ 外部同期機能

外部同期動作には“RT”端子に周波数設定抵抗を接続し、“SEL”端子に 2.1V 以上の電圧を印加したうえで“SYNC”端子に同期パルス信号を入力します。“SYNC”端子と“SEL”端子の入力順序に制限はなく、両方が印加されると外部同期動作を開始します。“SEL”端子に 2.1V 以上の電圧を印加しても“SYNC”端子に外部信号が入力されていない場合(Low または High に固定された場合も入力されていないと見なす)は、外部同期動作は行いません。

“SEL”端子を 0.7V 以下にすると外部同期動作を終了します。この場合、内部 CLK の次のサイクルから内部 CLK の周波数で動作します。外部同期動作を終了する際は“SEL”端子入力電圧が“Low”になった後に“SYNC”端子の外部信号を OFF して下さい。なお、外部信号への同期動作と内部 CLK 周波数への切り替え時には出力電圧が変動しますのでご注意ください。

また、外部同期使用時は“RT”端子の外付け抵抗により発振周波数の設定可能範囲が制限されます。設定可能範囲は RT 設定周波数に対して $\pm 25\%$ 以内となります。

例) $R6 = 240\text{ k}\Omega$ の場合


設定された発振周波数は 1.0 MHz なので、外部同期動作周波数の許容範囲は 0.75 MHz ~ 1.25 MHz となります。

また、同期パルス信号の LOW 電圧は $0.2\text{ V} \times V_{\text{IN}}$ 以下、HIGH 電圧は $0.8\text{ V} \times V_{\text{IN}}$ 以上に設定してください。

立ち上がり(下がり)のスルーレートは $30\text{ V}/\mu\text{s}$ 以上、デューティは 20 % ~ 80 % の範囲で設定してください。

なお、同期パルスの立ち上がりを 4 回検出した後、5 回目から同期します。

外部同期機能を使用しない場合、SYNC 端子、SEL 端子は GND にショートして使用してください。




外部同期タイミングチャート

アプリケーション部品選定方法

電源を設計するにあたり必要なパラメータは下記になります。

項目	記号	仕様例
入力電圧	V_{IN}	5 V
出力電圧	V_O	1.2 V
出力リップル電圧	ΔV_{PP}	10 mV _{p-p}
出力電流	I_O	Typ 1.5 A / Max 2.0 A
スイッチング周波数	f_{SW}	2.0 MHz
動作温度範囲	T_a	-40 °C to +105 °C



アプリケーション回路例

(1) 出力 L 定数の設定

スイッチングレギュレータでは、負荷に連続的な電流を供給するために、出力電圧の平滑用の LC フィルタが必要になります。インダクタンス値の大きなインダクタを選択すると、インダクタに流れる ΔI_L が小さくなり、出力リップル電圧が小さくなります。またインダクタのサイズ・コストとのトレードオフになります。

インダクタのインダクタンス値は次式により求めます。

$$L = \frac{(V_{IN(MAX)} - V_O) \times V_O}{V_{IN(MAX)} \times f_{SW} \times \Delta I_L} \quad [H]$$

($V_{IN(MAX)}$: 最大入力電圧、 ΔI_L : インダクタリップル電流)

ΔI_L は最大出力電流の 30 %程度に設定します。

ΔI_L が小さくなると、インダクタのコア損失（鉄損）、出力コンデンサの ESR による損失、 ΔV_{PP} が小さくなります。
 ΔV_{PP} は次式により求めます。

$$\Delta V_{PP} = \Delta I_L \times ESR + \frac{\Delta I_L}{8 \times C_O \times f_{SW}} \quad [V] \quad \dots \dots (a)$$

(ESR: 出力コンデンサ等価直列抵抗、 C_O : 出力コンデンサ容量)

一般的にセラミックコンデンサは超低 ESR であるため、多少 ΔI_L が大きくても目標の ΔV_{PP} を満足します。メリットとしてはインダクタのインダクタンス値を小さく設定できることです。インダクタンス値が小さければ定格電流が大きく小型のインダクタを選択できるため、セットの省スペース化に貢献します。


デメリットは、インダクタのコア損失の増加、最大出力電流低下です。また、出力コンデンサ C_O にその他のコンデンサ（電解コンデンサ、タンタルコンデンサ、導電性高分子 etc）をご使用の際はメーカーのデータシートより ESR を確認し、 ΔV_{PP} が許容範囲内に収まるように ΔI_L を決定します。

特に、電解コンデンサは低温時の容量低下が顕著であるため、 ΔV_{PP} が増大します。低温での使用時は注意が必要です。

なお、最大出力電流については、次式の通り過電流保護動作出力スイッチ電流に制限されます。

$$I_{O(MAX)} = I_{SW_OCP(MIN)} - \frac{\Delta I_L}{2} \quad [A]$$

($I_{O(MAX)}$: 最大出力電流、 $I_{SW_OCP(MIN)}$: 過電流保護検出値の最小値)



カレントモード制御では Duty $\geq 50\%$ にて連続動作で動作している場合、サブハーモニック発振を起こす場合があります。本 IC には、サブハーモニック発振を防止する目的でスロープ補償回路が内蔵されております。サブハーモニック発振は出力スイッチ電流 I_L の増加率に依存しており、インダクタンス値を小さくし I_L の傾きを大きくすると、サブハーモニック発振を引き起こす可能性があります。また、インダクタンス値を大きくし I_L の傾きを小さくすると、十分な安定性を確保できない可能性があります。安定した動作をするためには、インダクタンス値は次式を満たす範囲にしてください。

$$L \geq \frac{2D-1}{2(1-D)} \times R_S \times \frac{V_{IN(MIN)} - V_O}{m} \quad [H]$$

$$D = \frac{V_O}{V_{IN(MIN)}}$$

$$m = 1.69 \times f_{SW} \times 10^{-6} - 0.19$$

(D : スイッチングパルス Duty、 R_S : 電流帰還係数 (2.53 $\mu A/A$)、 m : スロープ補償の電流の傾き)

インダクタの種類には、シールドタイプ（閉磁路タイプ）を推奨します。ノイズの気にならない、コスト重視のアプリケーションであれば開磁路タイプでも問題ありません。その際、磁界放射により隣接する部品への影響が考えられるため、部品間に余裕のあるレイアウトを心がけてください。

フェライト・コアタイプのインダクタについては特に、磁気飽和にご注意ください。すべての使用状態で、コアが飽和しない必要があります。定格電流の規定は各メーカーにより異なるので注意が必要です。

アプリケーションの最大周囲温度における定格電流をメーカーにご確認ください。

(2) 出力コンデンサ Co 定数の設定

出力コンデンサは、式(a)より必要な ESR に基づき選定します。ESR の小さなコンデンサを使用することで ΔV_{PP} を小さくできます。この要件を満たす最適な選択として、セラミックコンデンサがあります。セラミックコンデンサは低 ESR であることに加え、小型であるためセットの省スペース化にも貢献します。メーカーのデータシートより、ESR の周波数特性をご確認いただき、使用するスイッチング周波数での ESR が低いものをご選定ください。

セラミックコンデンサは DC バイアス特性が顕著であるため注意が必要です。通常セラミックコンデンサの定格電圧は、最大出力電圧の 2 倍以上が望まれます。定格電圧が高いものを選定することで、DC バイアス特性の影響を低減することができます。また、温度特性を良好に保つため、X7R 以上の特性のものを推奨します。

タンタルコンデンサ、導電性高分子ハイブリッドアルミ電解コンデンサについては電解コンデンサのデメリットである温度特性に関して、非常に良好な特性を持っています。また電解コンデンサと比べて ESR が小さいため、広い温度範囲で比較的小さなリップル電圧を得ることができます。電解コンデンサ同様、DC バイアス特性もほとんどないため設計を容易にします。通常、タンタルコンデンサは出力電圧の 2 倍、導電性高分子ハイブリッドアルミ電解コンデンサについては出力電圧の 1.2 倍程度の定格電圧のものを選択します。タンタルコンデンサのデメリットは故障モードがショートであること、耐圧が低いことです。車載など信頼性の要求されるアプリケーションでは一般的に選択されません。導電性高分子ハイブリッドアルミ電解コンデンサの故障モードはオープンであるため、信頼性の要求には有効ですが、デメリットとしては一般的に高価であることです。

Pch 降圧スイッチングレギュレータは入力電圧 V_{IN} を低下させ、入出力電圧間差が小さくなると 100%ON Duty となる前にスイッチングパルスが抜け始めます。

それにより、スイッチングパルスが抜けると出力リップル電圧が増加する場合があります。

出力リップル電圧の改善が必要な場合、出力コンデンサ Co に以下の対策の検討をお願いします。

- ・セラミックコンデンサ、導電性高分子ハイブリッドアルミ電解コンデンサ等の低 ESR コンデンサを使用。
- ・容量値の増加。

これらのコンデンサは定格リップル電流が規定されております。

次式で求まる出力リップル電流の RMS 値 $I_{CO(RMS)}$ が定格リップル電流を超えないようご注意ください。

$$I_{CO(RMS)} = \frac{\Delta I_L}{\sqrt{12}} \quad [A]$$

($I_{CO(RMS)}$: 出力リップル電流 RMS 値)

また、容量 C_O に関しては次式で求まる値より小さい値にしてください。

$$C_{O(MAX)} = \frac{T_{SS(MIN)} \times (I_{SW_OCP(MIN)} - I_{SWSTART(MAX)})}{V_O} \quad [F]$$

($I_{SWLIMIT(MIN)}$: 過電流保護検出値の最小値、 $T_{SS(MIN)}$: ソフトスタート時間の最小値、 $I_{SWSTART(MAX)}$: 起動時に流れる負荷による出力スイッチ電流の最大値)

上記を外れると起動不良などが発生する可能性があります。特に容量値が極端に大きい場合、起動時の突入電流により過電流保護が動作し、出力が起動しない可能性がありますのでセットでの十分な確認をお願いします。

過渡応答性、ループの安定動作は C_O に依存します。位相補償回路の設定をご確認のうえご選定ください。

また、入力電圧変動、負荷変動が大きい場合などは、仕様に応じて実アプリケーションにて十分ご確認の上、容量値の決定をお願い致します。

(3) 入力コンデンサ定数の設定

入力コンデンサにはセラミックコンデンサが必要です。このセラミックコンデンサは PVIN ピンの極力近くに配置することで効果を発揮します。容量値は 11 μ F 以上、定格電圧は最大入力電圧の 1.2 倍以上、通常時入力電圧の 2 倍以上のものを推奨します。容量値はばらつき、温度特性、DC バイアス特性、経時変化を含めて最小を下回らないように設定してください。また基板パターンやコンデンサの位置によって誤動作する可能性がありますので基板レイアウトの注意点(P.27~29)をご参照の上、設計をお願いします。

その際、コンデンサの定格リップル電流を超えないようご注意ください。

入力リップル電流の RMS 値は次式で求められます。

$$I_{CIN(RMS)} = I_{O(MAX)} \cdot \frac{\sqrt{V_O \times (V_{IN} - V_O)}}{V_{IN}} \quad [A]$$

($I_{CIN(RMS)}$: 入力リップル電流 RMS 値)

容量値は電源から PVIN 端子までの配線が長いなど、入力側のインピーダンスが高い場合は高容量が必要になります。実使用状態にて、過渡応答時の V_{IN} の低下によって、出力が OFF する、出力がオーバーシュートするなど動作に問題が無いことを検証する必要があります。

(4) 出力電圧設定

出力電圧は次式により求められます。

$$V_O = 0.6 \times \frac{R3 + R2}{R2} \quad [V]$$


バイアス電流による誤差を小さくするため、帰還抵抗 $R2$ は 30 k Ω 以下に設定してください。また、 $R1 + R2$ が小さいと電源効率が低下するため、帰還抵抗に流れる電流は出力電流 I_O に対して十分小さくなるよう設定してください。

出力電圧は 0.6V 以上で設定可能ですが、入力電圧、発振周波数の設定によっては SW 最小 ON 時間で制限されます。設定可能な最小出力電圧 V_{OUTmin} は以下の式で求めることができます。

$$V_{OUTmin} \geq \{ PVIN - I_{OUT} \times (R_{ON_SW_H_min} - R_{ON_SW_L_min}) \} \times f_{typ} \times T_{SW_ON_max} - I_{OUT} \times R_{ON_SW_L_min} \quad [V]$$

ここで、 $R_{ON_SW_H_min}$ は SW ON 抵抗 H の最小値(60 m Ω)、 $R_{ON_SW_L_min}$ は SW ON 抵抗 L の最小値(45 m Ω)、 f_{typ} は発振周波数設定値(RT 抵抗による設定値)、 $T_{SW_ON_max}$ は SW 最小 ON 時間の最大値(有負荷時 90ns、無負荷時 110ns)です。

上記値は 25 $^{\circ}$ C の場合の値です。SW 最小 ON 時間は高温で大きくなる傾向にありますが、同時に SW ON 抵抗が増加、発振周波数が低下する傾向にあり、温度による変化がキャンセルされます。なお、上記計算式は理論式です。実際特性は基板レイアウトや外付け部品の特性などにより変化する可能性がありますのでご注意ください。



(5) ショットキーバリアダイオードの選定

ショットキーバリアダイオードのご使用はオプションになります。SW 端子と PGND 端子間にショットキーダイオードを追加して同期スイッチ (Nch FET) が OFF の時の電流経路を作ることによって効率を改善できます。

ショットキーダイオードの選定の際には、逆方向耐圧が入力電圧以上で、定格電流が最大インダクタ電流（出力電流Max.とインダクタリップル電流の合計値）以上のものを選んでください。

(6) 発振周波数の設定

“RT”端子と“GND”端子間に抵抗を接続することにより、内部発振周波数を設定することが可能です。

設定可能範囲は 0.3MHz ~2.4M kHz で、抵抗値と発振周波数の関係は下図のように決まります。

この範囲から外れた設定では、スイッチングが停止する可能性があり、動作保証できませんのでご注意ください。

R6 [kΩ]	f _{sw} [kHz]
910	310
680	400
510	520
430	600
300	830
240	1000
160	1400
130	1650
110	1880
100	2000
91	2150
82	2300
75	2450

R6 vs f_{sw}




Figure 18. R6 vs f_{sw}

(7) 位相補償回路の設定

高い応答性能は、トータルゲインのゼロクロス周波数f_c（ゲイン0 dBの周波数）を高く設定することで実現します。

ただし、安定性とのトレードオフの関係であることに注意が必要です。

また、スイッチングレギュレータアプリケーションはスイッチング周波数によりサンプリングされており、スイッチング周波数でのゲインを抑える必要があるため、ゼロクロス周波数はスイッチング周波数の1/10以下に設定する必要があります。アプリケーションが目標とする特性は以下ようになります。

- ・ゲイン1 (0 dB)時の位相遅れが135°以下(位相マージン45°以上)

- ・ゼロクロス周波数がスイッチング周波数の1/10以下

応答性を上げるためにはスイッチング周波数の高周波化が必要となります。

位相補償はCOMP端子に接続したコンデンサと抵抗で設定します。2つの位相遅れfp1、fp2の影響に対して位相進みfz1を挿入し、キャンセルすることにより、系の安定性を得ることが出来ます。fp1、fp2、fz1はそれぞれ次式のように決まります。

$$f_{z1} = \frac{1}{2\pi \times R1 \times C1} \quad [\text{Hz}]$$

$$f_{p1} = \frac{1}{2\pi \times C_O \times R_O} \quad [\text{Hz}]$$

$$f_{p2} = \frac{G_{EA}}{2\pi \times C1 \times A_V} \quad [\text{Hz}]$$

これらのポールとゼロを適切な周波数に設定することで周波数特性は最適化されます。


目安は下記の通りです。

$$0.2 \times f_{p1} \leq f_{z1} \leq 2 \times f_{p1} \quad [\text{Hz}]$$

また、C4コンデンサを挿入することで位相進みfz2を追加することができます。

$$f_{z2} = \frac{1}{2\pi \times R3 \times C4} \quad [\text{Hz}]$$

(G_{EA} : エラーアンプの相互コンダクタンス 310 $\mu\text{A/V}$ 、 A_V : エラーアンプの電圧利得 60 dB、 R_O : 出力負荷抵抗 = 出力電圧 / 負荷電流 [Ω])




位相補償回路

実際には、PCBのレイアウトや配線の引き回し、使用する部品の種類、使用条件（温度など）により特性は変化します。
必ず実機にて安定性、応答性の確認をしてください。

実機での周波数特性の確認には、ゲインフェーズアナライザやFRAを使用します。測定方法などは各測定器メーカーにお問い合わせください。

また、これらの測定器がない場合は、負荷応答により余裕度を推し量る方法もあります。無負荷状態から最大負荷に変動させたときの出力の変動をモニタし、変動量が多い場合は応答性が低く、変動後のリングング回数が多い場合は位相余裕度が少ないといえます。目安としてはリングング2回以上です。

ただし、定量的な位相余裕度の確認はできません。



負荷応答

(8) ソフトスタート時間 (T_{SS}) の設定

ソフトスタートは、起動時の出力電圧のオーバーシュートを防ぐために必要となります。ソフトスタート時間は、“SS”端子と“GND”端子間に接続するコンデンサ容量値によって変わります。 V_{IN} 、 PV_{IN} の立ち上がりはソフトスタート時間より早く設定して下さい。容量値としては 2200pF ~ 0.047 μF を推奨致します。

$$T_{SS} = \frac{C3 \times 0.6}{|I_{SS}|} \text{ [s]}$$

(9) 入力フィルタ (R_{IN} , C_{IN2}) の設定

V_{IN} は内部制御回路の電源電圧として使用されており、過渡的な V_{IN} 変動による誤動作防止のため、 V_{IN} 端子に対しての入力フィルタが必要になります。 R_{IN} は 10 Ω 、 C_{IN2} は 1 μF を接続してください。実使用状態にて、過渡応答時の V_{IN} の低下によって、出力が OFF する、出力がオーバーシュートするなど動作に問題が無いことを検証する必要があります。


推奨部品メーカー一覧

参考に推奨の部品メーカーを示します。

Type	Manufacturer	URL
Electrolytic capacitor	NICHICON	www.nichicon.com
Ceramic capacitor	MURATA	www.murata.com
Coil	TDK	www.global.tdk.com
Coil	Coilcraft	www.coilcraft.com
Coil	Sumida	www.sumida.com
Diode/Resistor	ROHM	www.rohm.com

応用回路例 1

項 目	シンボル	仕様
入力電圧	V_{IN}	5V
出力電圧 / 出力電流	V_O / I_O	1.2V / 2A
スイッチング周波数	f_{SW}	2.0MHz
ソフトスタート時間	T_{SS}	1ms
動作温度	T_a	-40 to +105°C



No	Package	Parameters	Part Name(series)	Type	Manufacturer
L1	W6.9 x H7.2 x L4.5 mm ³	1μH	CLF7045-D Series	Inductor	TDK
CO1	3216	22μF, X7R, 6.3V	GCM Series	Ceramic Capacitor	MURATA
CO2	3216	22μF, X7R, 6.3V	GCM Series	Ceramic Capacitor	MURATA
CIN1	3225	22μF, X7R, 10V	GCM Series	Ceramic Capacitor	MURATA
CIN2	1608	1μF, X7R, 16V	GCM Series	Ceramic Capacitor	MURATA
CIN3	-	-	-	-	-
CIN4	1608	0.01μF, X7R, 50V	GCM Series	Ceramic Capacitor	MURATA
RIN	1608	10Ω, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R0	-	SHORT	-	-	-
R1	1608	10kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R2	1608	30kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R3	1608	30kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R4	-	-	-	-	-
R5	1608	10kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R6	1608	100kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
C1	1608	2200pF, R, 50V	GCM Series	Ceramic Capacitor	MURATA
C2	-	-	-	-	-
C3	1608	3300pF, R, 50V	GCM Series	Ceramic Capacitor	MURATA
C4	-	-	-	-	-

応用回路例 1 の特性データ(参考データ)




Figure 19. 効率 vs 出力負荷




Figure 20. 周波数特性, $I_o = 2A$




Figure 21. 負荷応答, $I_o = 0A \leftrightarrow 2A$





Figure 22. 負荷応答, $I_o = 1A \leftrightarrow 2A$

応用回路例 2

項 目	シンボル	仕様
入力電圧	V_{IN}	5V
出力電圧 / 出力電流	V_O / I_O	3.3V / 2A
スイッチング周波数	f_{SW}	2.0MHz
ソフトスタート時間	T_{SS}	1ms
動作温度	T_a	-40 to +105°C



No	Package	Parameters	Part Name(series)	Type	Manufacturer
L1	W6.9 x H7.2 x L4.5 mm ³	1μH	CLF7045-D Series	Inductor	TDK
CO1	3216	22μF, X7R, 6.3V	GCM Series	Ceramic Capacitor	MURATA
CO2	3216	22μF, X7R, 6.3V	GCM Series	Ceramic Capacitor	MURATA
CIN1	3225	22μF, X7R, 10V	GCM Series	Ceramic Capacitor	MURATA
CIN2	1608	1μF, X7R, 16V	GCM Series	Ceramic Capacitor	MURATA
CIN3	-	-	-	-	-
CIN4	1608	0.01μF, X7R, 50V	GCM Series	Ceramic Capacitor	MURATA
RIN	1608	10Ω, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R0	-	SHORT	-	-	-
R1	1608	20kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R2	1608	10kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R3 (1)	1608	30kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R3 (2)	1608	15kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R4	-	-	-	-	-
R5	1608	10kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
R6	1608	100kΩ, 1%, 1/16W	MCR03 Series	Chip resistor	ROHM
C1	1608	2200pF, R, 50V	GCM Series	Ceramic Capacitor	MURATA
C2	-	-	-	-	-
C3	1608	3300pF, R, 50V	GCM Series	Ceramic Capacitor	MURATA
C4	-	-	-	-	-

※R3は30 kΩと15 kΩを合わせて45 kΩとしてください

応用回路例 2 の特性データ(参考データ)




Figure 23. 効率 vs 出力負荷




Figure 24. 周波数特性, $I_o = 2A$




Figure 25. 負荷応答, $I_o = 0A \Rightarrow 2A$






Figure 26. 負荷応答, $I_o = 1A \Rightarrow 2A$

基板レイアウトの注意点



IC の裏面放熱板は GND に接続してください。

アプリケーション回路図 (VQFN20SV4040)




IC の裏面放熱板は GND に接続してください。

アプリケーション回路図 (HTSSOP-B20)


- ① 太線の部分は幅広のパターンでできるだけ短くしてください。
- ② 入力のセラミックコンデンサ CIN1、CIN3、CIN4 は PVIN 端子と PGND 端子に出来るだけ近い位置に配置して下さい。CIN2 は VIN 端子と GND 端子に出来るだけ近い位置に配置してください。
- ③ R6 は RT 端子に出来るだけ近い位置に配置してください。
- ④ R2 と R3 は FB 端子に出来るだけ近い位置に配置し、R2、R3 から FB 端子までの配線を短くしてください。
- ⑤ R2 と R3 は L1 から出来るだけ離して配置してください。
- ⑥ パワー系(入出力コンデンサ)GND と基準系(RT、COMP)GND を分けることにより、SW ノイズの影響が小さくなります。次項のレイアウトの様に共通 GND 層にて接続してください。
- ⑦ R0 はフィードバックの周波数特性の測定用であり、オプションとなります。
R0 に抵抗を挿入することで、FRA 等を用いてフィードバックの周波数特性（位相余裕）を測定することができます。
なお、通常時はショートしてご使用ください。

参考レイアウトパターン


VQFN20SV4040 参考基板レイアウト(TOP VIEW)




TOP Layer



Middle 1 Layer




Middle 2 Layer




Bottom Layer


HTSSOP-B20 参考基板レイアウト(TOP VIEW)




TOP Layer



Middle 1 Layer



Middle 2 Layer



Bottom Layer

熱損失について

熱設計において、次の条件内で動作させてください。

(下記温度は保証温度ですので、必ずマージンなどを考慮してください。)

1. 周囲温度 T_a が 125 °C 以下であること。
2. チップジャンクション温度 T_j が 150 °C 以下であること。

チップジャンクション温度 T_j は以下の 2 通りで考えることができます。

- ① 実使用状態でのパッケージ上面中心温度 T_t から求める場合、

$$T_j = T_t + \psi_{JT} \times P_{TOTAL}$$

- ② 実周囲温度 T_a から求める場合、

$$T_j = T_a + \theta_{ja} \times P_{TOTAL}$$

<参考値> VQFN020SV4040

θ_{jc}

Top : 40 °C / W

Bottom : 15 °C / W

θ_{ja}

153.9 °C / W 1 層基板

37.4 °C / W 4 層基板

ψ_{JT}

13 °C / W 1 層基板

7 °C / W 4 層基板

基板サイズ 114.3 mm x 76.2 mm x 1.6 mm

<参考値>

HTSSOP-B20

θ_{jc}

Top : 25 °C / W

Bottom : 9 °C / W

θ_{ja}

143.0 °C / W 1 層基板

26.8 °C / W 4 層基板

ψ_{JT}

8 °C / W 1 層基板

4 °C / W 4 層基板

基板サイズ 114.3 mm x 76.2 mm x 1.6 mm

IC の熱損失 P_{TOTAL} は以下の式で求められます。

$$P_{TOTAL} = P_{ICC} + P_{RON} + P_{SW} \quad [W]$$

$$P_{ICC} = V_{IN} \times I_{IN} \quad [W] \quad \cdots \quad \text{制御回路の熱損失}$$

$$P_{RON} = R_{ON} \times I_O^2 \quad [W] \quad \cdots \quad \text{出力 FET の熱損失}$$

$$R_{ON} = D \times R_{ON_SW_H} + (1 - D) \times R_{ON_SW_L} \quad [\Omega] \quad \cdots \quad \text{出力 FET の ON 抵抗}$$

$$D = \frac{V_O}{V_{IN}} \quad \cdots \quad \text{スイッチングパルス Duty}$$

$$P_{SW} = tr \times I_O \times V_{IN} \times f_{SW} \quad [W] \quad \cdots \quad \text{スイッチングの熱損失}$$

V_{IN} : 入力電圧 [V]

I_{IN} : 回路電流 (P7 参照) [A]

D : スwitchングパルス Duty

$R_{ON_SW_H}$: H-side FET の ON 抵抗 (P7 参照) [Ω]


$R_{ON_SW_L}$: L-side FET の ON 抵抗 (P7 参照) [Ω]

tr : スwitchングの立ち上がり/立ち下がり時間 [S] (Typ : 7ns)

I_O : 負荷電流 [A]

f_{SW} : スwitchング周波数 [Hz]

入出力等価回路図



使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源－グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失は、114.3mm x 76.2mm x 1.6mm ガラスエポキシ基板実装時、放熱板なし時の値であり、これを超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

9. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けした場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

10. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

11. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、 $GND > (\text{端子 A})$ の時、トランジスタ(NPN)では $GND > (\text{端子 B})$ の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、 $GND > (\text{端子 B})$ の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 27. モノリシック IC 構造例

12. セラミックコンデンサの特性変動について

外付けコンデンサに、セラミックコンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮の上定数を決定してください。

13. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASO を超えないよう設定してください。

14. 過熱保護回路について

IC を熱破壊から防ぐための過熱保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し過熱保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、過熱保護回路は絶対最大定格を超えた状態での動作となりますので、過熱保護回路を使用したセット設計などは、絶対に避けてください。


15. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報

B D 9 0 5 2 1 M U V										-	C E 2	
機種品番										パッケージ		製品ランク
										MUV : VQFN20SV4040		C: 車載ランク製品
										EFV : HTSSOP-B20		包装、フォーミング仕様
												E2: リール状エンボス
												テーピング

標印図



標印	パッケージ	発注可能形名
90521	VQFN20SV4040	BD90521MUV-CE2
D90521	HTSSOP-B20	BD90521EFV-CE2

外形寸法図と包装・フォーミング仕様

Package Name	VQFN20SV4040
--------------	--------------


(UNIT : mm)

PKG : VQFN20SV4040
Drawing No. EX383-5001

＜包装形態、包装数量、包装方向＞

包装形態	エンボステーピング
包装数量	2500pcs
包装方向	E2 リールを左手に持ち、右手でテープを引き出したときに、製品の1番ピンが左上にくる方向。)

外形寸法図と包装・フォーミング仕様



改訂履歴

日付	版	変更内容
2016.04.21	001	新規作成
2017.02.24	002	P6 EN 端子絶対最大定格変更

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。