

4.5V~13.2V 入力, 2A 同期整流 1ch 降圧 DC/DC コンバータ

BD9141MUV

概要

ロームの高効率降圧スイッチングレギュレータ BD9141MUV は 5V の電源ラインから 3.3V を作る電源です。独自のパルススキップ制御方式と同期整流回路にて高効率化を実現します。カレントモード制御方式を採用しており、負荷急変における高速過渡応答を実現しています。

特長

- カレントモード PWM 制御方式により高速過渡応答実現
- 同期整流内蔵(Nch/Pch FET)、SLLM™(Simple Light Load Mode)により全負荷領域 高効率
- ソフトスタート機能内蔵
- 温度・UVLO 保護機能内蔵
- タイマーラッチ式 ショート保護機能内蔵
- シャットダウン機能内蔵

用途

DSP、マイコンや ASIC などの LSI 用電源

重要特性

- 入力電圧範囲: 4.5V~13.2V
- 出力電圧範囲: 2.5V~6.0V
- 出力電流: 2.0A(Max)
- スwitching周波数: 500KHz(Typ)
- PMOS ON 抵抗: 150mΩ(Typ)
- NMOS ON 抵抗: 80mΩ(Typ)
- スタンバイ電流: 0μA (Typ)
- 動作温度範囲: -40°C~+105°C

パッケージ

W(Typ) x D(Typ) x H(Max)



基本アプリケーション回路




Figure 1. 基本アプリケーション回路

端子配置図




Figure 2. 端子配置図

端子説明

Pin No.	端子名	端子機能
1,2,3,4,5	SW	Pch/Nch FET ドレイン出力端子
6,7,8	PVCC	Pch FET ソース端子
9	N.C.	Non connection
10	VCC	VCC 電源入力端子
11	GND	GND 端子
12	ADJ	出力電圧可変端子
13	ITH	Gm Amp 出力/位相補償コンデンサ接続端子
14	VREG	内部基準電源端子
15,16	N.C.	Non connection
17	EN	イネーブル端子(High アクティブ)
18,19,20	PGND	Nch FET ソース端子

ブロック図




Figure 3. ブロック図

絶対最大定格(Ta=25°C)

項目	記号	定格	単位
VCC 電圧	V _{CC}	-0.3~+15 (Note 1)	V
PVCC 電圧	PV _{CC}	-0.3~+15 (Note 1)	V
EN 電圧	V _{EN}	-0.3~+15	V
SW 電圧	V _{SW}	-0.3~+15	V
ITH, VREG, ADJ 電圧	V _{ITH} , V _{REG} , V _{ADJ}	-0.3~+7	V
許容損失 1	Pd1	0.34 (Note 2)	W
許容損失 2	Pd2	0.70 (Note 3)	W
許容損失 3	Pd3	2.21 (Note 4)	W
許容損失 4	Pd4	3.56 (Note 5)	W
動作温度範囲	Topr	-40~+105	°C
保存温度範囲	Tstg	-55~+150	°C
最高接合部温度	Tjmax	+150	°C

(Note 1) ただし、Pd を超えないこと。

(Note 2) 単体。

(Note 3) 1層基板 (74.2mm x 74.2mm x 1.6mm, 表層放熱銅箔 10.29mm²) 実装時。(Note 4) 4層基板 (74.2mm x 74.2mm x 1.6mm, 表裏層放熱銅箔 10.29mm², 2層, 3層放熱銅箔 5505mm²) 実装時。(Note 5) 4層基板 (74.2mm x 74.2mm x 1.6mm, 表層放熱銅箔 5505mm², 各層に銅箔積層) 実装時。

注意：印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

推奨動作条件(Ta=-40 ~ +105°C)

項目	記号	定格			単位
		最小	標準	最大	
VCC 電圧	V _{CC} (Note 6)	4.5 (Note 7)	8.0	13.2	V
PVCC 電圧	PV _{CC} (Note 6)	4.5 (Note 7)	8.0	13.2	V
EN 電圧	V _{EN}	0	-	V _{CC}	V
SW 端子平均出力電流	I _{SW} (Note 6)	-	-	2.0	A
出力電圧設定範囲	V _{OUT} (Note 7)	2.5	-	6.0	V

(Note 6) ただし、Pd を超えないこと。

(Note 7) ただし、V_{CCmin} = V_{OUT} + 1.3V とする。電气的特性(Ta=25°C, V_{CC}=PV_{CC}=8.0V, V_{EN}=V_{CC}, R₁=8.2kΩ, R₂=43kΩ, 特に指定のない限り)

項目	記号	定格			単位	条件
		最小	標準	最大		
スタンバイ時回路電流	I _{STB}	-	0	10	μA	EN=GND
アクティブ時回路電流	I _{CC}	-	300	500	μA	
EN Low 電圧	V _{ENL}	-	GND	0.8	V	スタンバイ時
EN High 電圧	V _{ENH}	2.0	V _{CC}	-	V	アクティブ時
EN 流入電流	I _{EN}	-	1.6	10	μA	V _{EN} =8V
動作周波数	f _{OSC}	400	500	600	KHz	
Pch FET ON 抵抗	R _{ONP}	-	150	300	mΩ	PV _{CC} =8V
Nch FET ON 抵抗	R _{ONN}	-	80	160	mΩ	PV _{CC} =8V
ADJ 端子電圧	V _{ADJ}	0.788	0.800	0.812	V	
ITH シンク電流	I _{THSI}	10	20	-	μA	V _{ADJ} =1.0V
ITH ソース電流	I _{THSO}	10	20	-	μA	V _{ADJ} =0.6V
UVLO 検出電圧	V _{UVLO1}	3.90	4.10	4.30	V	V _{CC} =8V→0V
UVLO 解除電圧	V _{UVLO2}	3.95	4.20	4.50	V	V _{CC} =0V→8V
ソフトスタート時間	t _{SS}	0.5	1	2	ms	
タイマーラッチ時間	t _{LATCH}	1	2	3	ms	SCP/TSD 動作時
出力短絡検出電圧	V _{SCP}	-	0.4	0.56	V	V _{ADJ} =0.8V→0V

特性データ (参考データ)




Figure 4. Output Voltage vs Input Voltage




Figure 5. Output Voltage vs EN Voltage




Figure 6. Output Voltage vs Output Current




Figure 7. Output Voltage vs Temperature

特性データ (参考データ) - 続く




Figure 8. Efficiency vs Output Current




Figure 9. Frequency vs Temperature




Figure 10. ON-Resistance vs Temperature




Figure 11. ON-Resistance vs Temperature

特性データ (参考データ) - 続く




Figure 12. Circuit Current vs Temperature




Figure 13. Frequency vs Input Voltage

波形データ




Figure 14. Soft Start Waveform




Figure 15. SW Waveform (Io=10mA)

波形データ - 続く




Figure 16. SW Waveform
($I_o=2000\text{mA}$)




Figure 17. Transient Response
($I_o=0.5\text{A}\sim 1\text{A}$, $10\mu\text{s}$)




Figure 18. Transient Response
($I_o=1\text{A}\sim 0.5\text{A}$, $10\mu\text{s}$)

アプリケーション情報

1. 動作説明

BD9141MUV はカレントモード PWM 制御方式により高速過渡応答を実現した、降圧型同期整流スイッチングレギュレータです。重負荷状態では Pulse Width Modulation(PWM)モードでスイッチング動作し、負荷が軽い時は効率を向上させるように SLLM™(Simple Light Load Mode)制御を行っています。

(1) 同期整流

従来の DC/DC コンバータ IC より外付け整流素子分の消費電力を減らすことができ、P.N 貫通防止機能によって動作時の貫通電流を抑えることにより、セットの消費電力を低減します。

(2) カレントモード PWM 制御

電圧帰還にコイル電流を帰還するループを追加して PWM 制御信号を合成しています。

(a) PWM(Pulse Width Modulation)制御

PWM 発振周波数は 500kHz です。OSC から出力される SET 信号で Pch MOS FET がターン・オン(Nch MOS FET はターン・オフ)し、コイル電流 I_L が増加します。電流検出比較器(Current Comp)で、電流帰還制御信号(SENSE= I_L の変換電圧)が電圧帰還制御信号(FB)と一致すると RESET 信号を出力し、固定周期の残りの期間ターン・オフ(Nch MOS FET はターン・オン)します。PWM 制御はこれを繰り返します。

(b) SLLM™(Simple Light Load Mode)制御

重負荷の PWM から軽負荷に入る、または軽負荷から重負荷に入る時に通常の PWM 制御ループで動作させたままスイッチングパルスを OFF させるため、軽負荷⇄重負荷の切換などによる電圧ドロップや過渡応答性を劣化させることなくリニアに動作させることができます。

OSC の SET 信号と Current Comp 出力の RESET 信号で PWM 制御ループ動作はしますが、軽負荷状態になると RESET 信号が出力し続けるシステムになっており、スイッチングを OFF させるため、スイッチングパルスが間引かれる制御となります。スイッチングを間欠動作させることによりスイッチングロスを軽減し、効率を向上させることができます。




Figure 19. カレントモード PWM 制御ブロック図




Figure 20. PWM スwitching タイミングチャート




Figure 21. SLLM™ スwitching タイミングチャート

2. 各ブロック動作説明

(1) ソフトスタート機能

EN 端子を High にすると、ソフトスタート機能が働き起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がりま
すので、出力電圧のオーバーシュートや突入電流を防ぐことができます。

(2) シャットダウン機能

EN 端子を Low にするとスタンバイモードとなり、基準電圧・内部発振器・ドライバなど全ての機能ブロックを OFF 状態
とします。スタンバイ時の回路電流は 0 μ A(Typ)です。

(3) UVLO 機能

BD9141MUV の出力電圧を確保できる入力電圧が供給されているかを検出します。また、出力のチャタリングを防ぐた
めに検出電圧に 100mV(Typ)のヒステリシス幅を設けています。




Figure 22. ソフトスタート、シャットダウン、UVLO タイミングチャート

(4) タイマーラッチ式ショート保護機能

出力には過電流保護回路を内蔵しており、電流制限をかけます。さらに出力短絡保護回路によって、負荷ショートモード
などを検出し保護回路が一定時間以上連続動作すると、出力が OFF 状態でラッチし IC の破壊を防止します。EN を再投入
するまたは、UVLO を再度解除することで出力が復帰します。





Figure 23. タイマーラッチ式ショート保護タイミングチャート

3. お客様への提案

メリット1: カレントモード制御方式により、高速過渡応答を実現します。



負荷急変による出力電圧ドロップが大幅に減少

Figure 24. 過渡応答比較

メリット2: BD9141MUV は全負荷領域で高効率を実現します。

(a) 軽負荷時

軽負荷時はカレントモード SLLM™(Simple Light Load Mode)制御を採用、これにより軽負荷時に効率を低下させる原因となるスイッチング損失(P_{SW})、ゲート充放電損失(P_{GATE})、コンデンサの ESR 損失(P_{ESR})、ON 抵抗損失(P_{RON})を低減

軽負荷時の効率改善を実現

(b) 重負荷時

BD9141MUV は同期整流方式を採用。また Power Tr に低 ON 抵抗の Power MOS FET を内蔵

- { Pch MOS FET ON 抵抗 : 150mΩ(Typ)
- { Nch MOS FET ON 抵抗 : 80mΩ(Typ)

重負荷時の効率改善を実現




Figure 25. 効率特性

軽負荷時、重負荷時それぞれの効率を改善し、全負荷領域で高効率を実現します。

メリット3: ・アプリケーションの小型化

- ・カレントモード制御によりセラミックコンデンサ $C_O=22\mu F$ 使用可能
- ・動作周波数 500kHz により $L=4.7\mu H$

実装面積を削減することができます。




Figure 26. アプリケーション実装例

4. スイッチング電源の効率について

効率 η は次式のように表せます。

$$\eta = \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times I_{IN}} \times 100 = \frac{P_{OUT}}{P_{IN}} \times 100 = \frac{P_{OUT}}{P_{OUT} + Pd\alpha} \times 100 \quad [\%]$$

スイッチングレギュレータの損失の要因 $Pd\alpha$ は、下記のようなものがあげられ、これらを軽減することで効率を向上させることができます。

損失の要因

- (1) コイル、FET の ON 抵抗による損失 : $Pd(I^2R)$

$$Pd(I^2R) = I_{OUT}^2 \times (R_{COIL} + R_{ON})$$

R_{COIL} [Ω] : コイルの DC 抵抗

R_{ON} [Ω] : FET の ON 抵抗

I_{OUT} [A] : 出力電流

- (2) ゲート充放電損失 : $Pd(\text{Gate})$

$$Pd(\text{Gate}) = C_{gs} \times f \times V^2$$

C_{gs} [F] : FET のゲート容量

f [Hz] : スイッチング周波数

V [V] : FET のゲート駆動電圧

- (3) スイッチング損失 : $Pd(\text{SW})$

$$Pd(\text{SW}) = \frac{V_{IN}^2 \times C_{RSS} \times I_{OUT} \times f}{I_{DRIVE}}$$

C_{RSS} [F] : FET の逆伝達容量

I_{DRIVE} [A] : ゲートのピーク電流

- (4) コンデンサの ESR 損失 : $Pd(\text{ESR})$

$$Pd(\text{ESR}) = I_{RMS}^2 \times \text{ESR}$$

I_{RMS} [A] : コンデンサのリプル電流

ESR [Ω] : 等価直列抵抗

- (5) IC の動作電流損失 : $Pd(\text{IC})$


$$Pd(\text{IC}) = V_{IN} \times I_{CC}$$

I_{CC} [A] : 回路電流

5. 許容損失、熱に関する検討

本 IC は高効率のため、ほとんどのアプリケーションで大きな発熱などはなく、検討の必要はないと考えておりますが、低入力電圧、高出力電圧、重負荷、高温での使用時には検討する必要があります。

損失は、FET の ON 抵抗による導通損失のみ検討することとします。前途の損失にはその他にゲート充放電損失やスイッチング損失がありますが、上記条件においては、導通損失が最も支配的になるからです。



- ① 4層基板(全層放熱銅箔 5505mm²)
θ_{j-a}=35.1°C/W
- ② 4層基板(表裏層放熱銅箔 10.29mm²)
(2層3層放熱銅箔 5505mm²)
θ_{j-a}=56.6°C/W
- ③ 1層基板(表層放熱銅箔 10.29mm²)
θ_{j-a}=178.6°C/W
- ④ IC 単体時
θ_{j-a}=367.6°C/W

$$P = I_{OUT}^2 \times R_{ON}$$

$$R_{ON} = D \times R_{ONP} + (1 - D)R_{ONN}$$

D : ON デューティ (=V_{OUT}/V_{CC})
*R*_{ONP} : Pch MOS FET のオン抵抗
*R*_{ONN} : Nch MOS FET のオン抵抗
*I*_{OUT} : 出力電流

Figure 27. 熱軽減特性 (VQFN020V4040)

例) V_{CC}=8V, V_{OUT}=5V, R_{ONP}=0.15Ω, R_{ONN}=0.08Ω
 I_{OUT}=2A のとき、

$$D = V_{OUT} / V_{CC} = 5 / 8 = 0.625 \text{ より}$$

$$R_{ON} = 0.625 \times 0.15 + (1 - 0.625) \times 0.08$$

$$= 0.09375 + 0.03$$

$$= 0.12375 [\Omega]$$

$$P = 2^2 \times 0.12375 = 0.495 [W]$$

BD9141MUV は R_{ONP}>R_{ONN} であり、ON デューティが大きいほど損失が大きくなります。以上の許容損失を考慮し、充分マージンを持った熱設計を行ってください。

6. 外付け部品の選定

(1) コイル(L)の選定




Figure 28. 出力リップル電流

コイルの値は、出力リップル電流に大きく影響します。式(1)のようにコイルが大きいほど、また、スイッチング周波数が高いほどリップル電流は下がります。

$$\Delta I_L = \frac{(V_{CC} - V_{OUT}) \times V_{OUT}}{L \times V_{CC} \times f} \quad [A] \dots (1)$$

出力リップル電流の適当な設定値は、最大出力電流の30%程度です。

$$\Delta I_L = 0.3 \times I_{OUTMax} \quad [A] \dots (2)$$

$$L = \frac{(V_{CC} - V_{OUT}) \times V_{OUT}}{\Delta I_L \times V_{CC} \times f} \quad [H] \dots (3)$$

ΔI_L : 出力リップル電流
 f : スwitchング周波数

注意：アプリケーションの小型化や動作の安定化のため、3.8~6.3μHのコイルを推奨します。ただし、コイルの定格電流値を越える電流をコイルに流しますと、コイルが磁気飽和を起こし、効率が低下しますので、ピーク電流がコイルの定格電流値を超えないよう十分なマージンをもって選定してください。

例) BD9141MUV $V_{CC}=8V$, $V_{OUT}=5V$, $f=500kHz$, $\Delta I_L=0.3 \times 2A=0.6A$ のとき

$$L = \frac{(8-5) \times 5}{0.6 \times 8 \times 500k} = 6.25 \mu \rightarrow 6.3 \quad [\mu H]$$

注意：コイルでの損失を少なくし、効率をよくするため、抵抗成分(DCR,ACR)の低いコイルを選定してください。

(2) 出力コンデンサ(Co)の選定




Figure 29. 出力コンデンサ

出力側コンデンサは、出力電圧の安定領域やリップル電圧を平滑化するのに必要な等価直列抵抗を考慮して決定してください。

出力リップル電圧は、式(4)のように決定されます。

$$\Delta V_{OUT} = \Delta I_L \times ESR \quad [V] \dots (4)$$

ΔI_L : 出力リップル電流
 ESR : C_o の等価直列抵抗

注意：コンデンサの定格は、出力電圧に対し十分なマージンをもって選定してください。

ESRは小さい方が出力リップル電圧を小さくすることができます。また、22μF~100μF程度のセラミックコンデンサを推奨します。

(3) 入力コンデンサ(C_{IN})の選定




Figure 30. 入力コンデンサ

入力側コンデンサの選定におきましては、大きな過渡電圧を防止するために大きなリップル電流に充分対応できる大きさの低 ESR の入力コンデンサである必要があります。リップル電流 I_{RMS} は式(5)で与えられます。

$$I_{RMS} = I_{OUT} \times \frac{\sqrt{V_{OUT} (V_{CC} - V_{OUT})}}{V_{CC}} \quad [A] \dots (5)$$

<ワースト条件> I_{RMSMax}

$$V_{CC}=2 \times V_{OUT} \text{ の時、} I_{RMS} = \frac{I_{OUT}}{2}$$

例) BD9141MUV V_{CC}=8V, V_{OUT}=5V, I_{OUTMax}=2A のとき

$$I_{RMS} = 2 \times \frac{\sqrt{5(8-5)}}{8} \approx 0.96 \quad [A_{RMS}]$$

また、入力コンデンサの ESR 損失を少なくし、効率をよくするために低 ESR の 25V 耐圧 22μF 以上のセラミックコンデンサを推奨します。

(4) 位相補償回路 R_{ITH}, C_{ITH} の設定

カレントモード制御では、コイル電流が制御されているため、出力コンデンサと負荷抵抗からなる CR フィルターによるポール(位相遅れ)が低周波数領域に一つと、出力コンデンサとコンデンサの ESR によるゼロ(位相進み)が高周波数領域に一つだけできます。そこで電力増幅段のポールをキャンセルするために、誤差増幅器の出力に下記のように C と R でゼロ点を追加するだけで簡単に補償できます。




Figure 31. オープンループゲイン特性

$$fp = \frac{1}{2\pi \times R_O \times C_O}$$

$$fz(ESR) = \frac{1}{2\pi \times ESR \times C_O}$$

電力増幅段のポールについて

出力電流が減少すると、負荷抵抗 R_O が増大しポールの周波数は低くなります。

$$fp(Min) = \frac{1}{2\pi \times R_{OMax} \times C_O} \quad [Hz] \quad \leftarrow \text{軽負荷時}$$

$$fp(Max) = \frac{1}{2\pi \times R_{OMin} \times C_O} \quad [Hz] \quad \leftarrow \text{重負荷時}$$

電力増幅段のゼロについて

出力コンデンサを大きくすると、ポール周波数は低くなりますが、ゼロ周波数は変化しません。(これは容量が 2 倍になるとコンデンサの ESR は 1/2 になるからです。)

$$fz(Amp) = \frac{1}{2\pi \times R_{ITH} \times C_{ITH}}$$




Figure 32. エラーアンプ位相補償特性




Figure 33. 外付け部品概略図

安定した帰還ループを作るためには、次のように、出力コンデンサと負荷抵抗によってできるポール $f_p(\text{Min})$ をエラーアンプの CR ゼロ補正でキャンセルすることで実現されます。

$$fz_{(Amp)} = fp_{(Min)}$$

$$\rightarrow \frac{1}{2\pi \times R_{ITH} \times C_{ITH}} = \frac{1}{2\pi \times R_{Omax} \times C_O}$$

(5) 出力電圧の設定

出力電圧 V_{OUT} は次式(6)により決定されます。

$$V_{OUT} = (R_2 / R_1 + 1) \times V_{ADJ} \dots (6)$$

V_{ADJ} : ADJ 端子電圧(0.8V Typ)

R_1 、 R_2 を調節することで自由に出力電圧を設定できます。

〔 出力電圧設定範囲は 2.5V~6.0V 〕




Figure 34. 出力電圧設定抵抗

また、 R_1 には 1k Ω ~100k Ω 程度の抵抗値をご使用ください。100k Ω 以上の大きな抵抗値を使用する場合、また出力電圧の設定値と入力電圧の差が大きくなる時には、リップル電圧等をセットにて十分にご確認いただきますようお願いします。

出力電圧の設定値によって入力電圧の下限値が異なります。基本的には

$$V_{CCMin} = V_{OUT} + 1.3V$$

の条件でご使用ください。また、入力電圧下限値において使用可能な出力電流値を Figure 35 に示します。(インダクタの DCR が 0.1 Ω の場合)

尚、このデータは特性値であり、使用範囲を保証するものではありません。




Figure 35. 各出力電圧における必要最低入力電圧

(6) 内部基準電源 VREG コンデンサの選定

VREG 端子は、VCC 基準入力端子から生成される内部 5V 基準電源です。

VREG 端子に挿入するコンデンサとしては、0.1 μ F 以上を使用してください。

7. 評価ボードレイアウト




Figure 36. 基板レイアウト簡易図

- ① 太線の部分は幅広のパターンで出来るだけ短くレイアウトしてください。
- ② 入力のセラミックコンデンサ C_{IN} は、IC の PVCC-PGND ピンに近い位置に、また出力コンデンサ C_O は IC の PGND ピンに近い位置にレイアウトしてください。
- ③ ITH-GND ピン間の C_{ITH} 、 R_{ITH} は出来るだけ配線の引き回しのないようレイアウトしてください。
- ④ N.C(Non connection)端子は OPEN、もしくは GND にショートしてください。

注意：VQFN020V4040 (BD9141MUV)の裏面(放熱 FIN)は基板で最も面積のとれる GND 電位にして実装してください。より放熱性を向上させることができます。

8. 上記アプリケーションでの部品リスト

記号	品名	値		メーカー	型番
L	コイル	4.7 μ H		TDK	RLF7030T-4R7M3R4
C_{IN}	セラミックコンデンサ	22 μ F		kyocera	CM32X5R226M25A
C_O	セラミックコンデンサ	22 μ F		kyocera	CM32X5R226M10A
C_{VREG}	セラミックコンデンサ	0.1 μ F		murata	GRM188B31H104KA92
C_{ITH}	セラミックコンデンサ	$V_O=3.3V$	1000pF	murata	GRM1882C1H102JA01
		$V_O=5V$	1000pF	murata	GRM1882C1H102JA01
R_{ITH}	抵抗	$V_O=3.3V$	20k Ω	Rohm	MCR03 Series
		$V_O=5V$	47k Ω	Rohm	MCR03 Series

注意：推奨部品リスト例は推奨すべきものと確信しておりますが、ご使用にあたってはセットでの特性確認を十分をお願いします。また、スイッチングノイズ等の影響が大きい場合は、SW-PGND 間にショットキーダイオードやスナバなどの対策部品を挿入するようにお願いします。その他外付け回路定数を変更してご使用になる時は静特性のみならず、過渡特性も含め外付け部品及び当社 IC のバラツキ等を考慮して十分マージンを見て決定してください。

入出力等価回路図




Figure 37. I/O 入出力等価回路図

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターン設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑制してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬげが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けられた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A) の時、トランジスタ (NPN) では GND > (端子 B) の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、GND > (端子 B) の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 38. モノリシック IC 構造例

13. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

14. インダクタの選定について

インダクタの選定につきましては、直列抵抗成分 (DCR) が 0.1Ω 以下のものを使用してください。DCR が 0.1Ω 以上のインダクタをご使用になる際には動作や特性の確認を十分に行い、過渡特性も含め当社の IC のパラつき等を考慮して十分なマージンを見て決定してください。また、いずれの場合においても電源電圧が動作条件内に立ち上がった後で EN をアクティブにし、出力電圧を起動させることを推奨します。

発注形名情報

B D 9 1 4 1 M U V


E 2

形名

パッケージ
MUV: VQFN020V4040

包装、フォーミング仕様
E2: リール状エンボステーピング

標印図



改訂記録

Date	Revision	改訂
2012.03.02	001	新規リリース
2014.10.03	002	フォーマット変更による全面改訂
2015.05.14	003	Page14, Pdf 変換時の異常を修正。

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実にを行うことをお勧め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を超過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を超過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を超過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルにQRコードが印字されていますが、QRコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。但し、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。