

2.7 V to 5.5 V 入力 2.0 A MOSFET 内蔵 1ch 同期整流 降圧 DC/DC コンバータ

BD9B207NF-Z

概要

BD9B207NF-Z は低 ON 抵抗のパワー MOSFET を内蔵した 1ch 同期整流降圧 DC/DC コンバータ BD9Bx07NF-Z シリーズの 1 つです。最大 2 A の電流を出力することが可能です。±1 % の基準電圧により、高精度な出力電圧を実現します。固定オンタイム制御方式を採用しており、高速な負荷応答性能を持ちます。強制 PWM モード制御により、全負荷領域で出力電圧リップルを低減できます。パワーグッド機能を有しており、システムのシーケンス制御が可能です。6 ピン、1.5 mm x 1.5 mm 小型パッケージにより、高電力密度で実装面積の削減が可能です。

特長

- 1ch 同期整流降圧 DC/DC コンバータ
- 固定オンタイム制御
- 強制 PWM モード制御
- ±1 % 基準電圧精度
- 100 % Duty サイクル
- パワーグッド出力
- 出力ディスチャージ機能
- 過電圧保護機能 (OVP)
- 過電流保護機能 (OCP)
- 負荷短絡保護機能 (SCP)
- 温度保護機能 (TSD)
- 低入力電圧誤動作防止機能 (UVLO)

重要特性


■ 入力電圧範囲 :	2.7 V to 5.5 V
■ 出力電圧範囲 :	0.6 V to 4.0 V
■ 出力電流 :	2.0 A (Max)
■ スイッチング周波数 :	2.2 MHz (Typ)
■ High Side FET ON 抵抗 :	25 mΩ (Typ)
■ Low Side FET ON 抵抗 :	25 mΩ (Typ)
■ シャットダウン電流 :	0 μA (Typ)

パッケージ

VFN006V1515A

W (Typ) x D (Typ) x H (Max)


1.5 mm x 1.5 mm x 1.0 mm



用途

- プリンタ、OA 機器
- ラップトップ PC / タブレット PC / サーバー
- ストレージ機器 (HDD / SSD)
- SoC、FPGA、マイクロプロセッサなどの降圧電源
- 監視カメラ
- 分配電源、二次側電源

基本アプリケーション回路




○製品構造：シリコンを主材料とした半導体集積回路 ○耐放射線設計はしていません

目 次

概要	1
特長	1
重要特性	1
パッケージ	1
用途	1
基本アプリケーション回路	1
目 次	2
端子配置図	3
端子説明	3
ブロック図	4
各ブロック動作説明	5
絶対最大定格	6
熱抵抗	6
推奨動作条件	7
電気的特性	7
特性データ	8
機能説明	12
応用回路例	18
アプリケーション特性データ	22
PCB レイアウト設計について	34
熱設計	36
入出力等価回路図	37
使用上の注意	38
発注形名情報	40
標印図	40
外形寸法図と包装・フォーミング仕様	41
改訂履歴	42


端子配置図



端子説明

端子番号	端子名	機能
1	EN	イネーブル端子です。V _{EN} を1.00 V 以上にすると、デバイスが起動します。V _{EN} を0.40 V 以下にすると、デバイスがシャットダウンします。この端子はオープンのままにしないでください。
2	PGD	パワーグッド端子です。オープンドレイン出力のため、プルアップ抵抗を必要とします。抵抗値の設定方法は、 機能説明 1. 基本動作 (5) パワーグッド出力 を参照してください。使用しない場合は、フローティング状態もしくはグラウンドに接続してください。
3	FB	出力電圧フィードバック端子です。出力電圧設定の抵抗方法は、 応用回路例 3. 出力電圧設定 を参照してください。
4	GND	グラウンド端子です。
5	SW	スイッチング出力端子です。High Side FET のソース、Low Side FET のドレインに接続されています。インダクタを直流重畳特性に注意して接続してください。
6	VIN	電源入力端子です。推奨値として、4.7 μF (Typ) のセラミック・コンデンサを接続してください。入力コンデンサ選定の詳細については、 応用回路例 2. 入力コンデンサ を参照してください。

ブロック図



各ブロック動作説明

1. VREF
内部基準電圧生成回路です。
2. Soft Start
ソフトスタート回路です。起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がるため、出力電圧のオーバーシュートや突入電流を防ぐことができます。ソフトスタート時間は 1.25 ms (Typ) 固定です。
3. Error Amplifier
誤差増幅器です。内部基準電圧と FB 端子電圧が等しくなるように、Main Comparator 入力電圧を調整します。
4. Main Comparator
Error Amplifier 出力電圧と FB 端子電圧 (V_{FB}) を比較するコンパレータです。 V_{FB} が Error Amplifier 出力電圧より低くなると High を出力し、On Time ブロックに出力電圧が制御電圧よりも下がったことをフィードバックします。
5. On Time
On Time を生成するブロックです。Main Comparator 出力が High になると所望の On Time を生成します。入出力電圧が変化しても、周波数が一定になるように On Time を調整します。
6. PGOOD
パワーグッド制御回路です。
7. UVLO
低入力電圧誤動作防止回路です。入力電圧 V_{IN} が 2.200 V (Typ) 以下でデバイスがシャットダウンします。スレッショルド電圧には 400 mV (Typ) のヒステリシスがあります。
8. TSD
温度保護回路です。温度保護回路は IC 接合部温度 T_j が 175 °C (Typ) 以上になると、デバイスがシャットダウンします。 T_j が低下すると、25 °C (Typ) のヒステリシスにて、デバイスが再起動します。
9. OVP
過電圧保護回路です。FB 端子電圧 (V_{FB}) が FB 端子スレッショルド電圧 V_{FBTH} の 110 % (Typ) 以上になると、出力段の MOSFET を OFF します。 V_{FB} が V_{FBTH} の 105 % (Typ) 以下になると、出力段の MOSFET が通常動作状態に戻ります。
10. OCP
過電流保護回路です。High Side FET と Low Side FET に流れる電流をスイッチング周期 1 サイクルごとに制限します。
11. SCP
負荷短絡保護回路です。ソフトスタートが完了し、且つ出力電圧が設定電圧の 92 % (Typ) 以下の状態において、OCP が 256 回カウントされると、130 ms (Typ) 間デバイスがシャットダウンします。130 ms のシャットダウン後、デバイスは再起動します。(HICCUP 動作)
12. NOCL
逆流過電流保護回路です。Low Side FET に流れこむ逆流電流をスイッチング周期 1 サイクルごとに制限します。
13. Control Logic
スイッチング動作と保護機能動作を制御する回路です。

絶対最大定格 (Ta = 25 °C)

項 目	記 号	定 格	単位
入力電圧	V _{IN}	-0.3 to +6	V
EN 端子電圧	V _{EN}	-0.3 to +V _{IN}	V
PGD 端子電圧	V _{PGD}	-0.3 to +6	V
FB 端子電圧	V _{FB}	-0.3 to +V _{IN}	V
SW 端子電圧 (DC)	V _{SW}	-0.3 to V _{IN} + 0.3	V
SW 端子電圧 (AC, 10 ns 以下)	V _{SWAC}	-2.5 to +7	V
最高接合部温度 (Note 1)	T _{jmax}	125	°C
保存温度範囲	T _{stg}	-55 to +125	°C

注意 1 : 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただけるようご検討をお願いします。

注意 2 : 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

(Note 1) 最高接合部温度でデバイスが動作し続けると、デバイスの寿命・信頼性が低減する恐れがあります。

熱抵抗 (Note 2)

項目	記号	熱抵抗(Typ)		単位
		1 層基板 ^(Note 4)	4 層基板 ^(Note 5)	
VFN006V1515A				
ジャンクション—周囲温度間熱抵抗	θ_{JA}	219.9	113.3	°C/W
ジャンクション—パッケージ上面中心間熱特性パラメータ ^(Note 3)	Ψ_{JT}	21.6	15.0	°C/W

(Note 2) JESD51-2A(Still-Air)に準拠。

(Note 3) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 4) JESD51-3 に準拠した基板を使用。

(Note 5) JESD51-7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3 mm x 76.2 mm x 1.57 mmt

1 層目（表面）銅箔	
銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm

測定基板	基板材	基板寸法
4 層	FR-4	114.3 mm x 76.2 mm x 1.6 mmt

1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm	74.2 mm□（正方形）	35 μm	74.2 mm□（正方形）	70 μm

推奨動作条件

項 目	記 号	最小	標準	最大	単位
入力電圧	V _{IN}	2.7	-	5.5	V
動作ジャンクション温度	T _j	-40	-	+125	°C
出力電流 (Note 1)	I _{OUT}	0	-	2.0	A
出力電圧設定	V _{OUT}	0.6	-	4.0	V

(Note 1) 実動作環境下でジャンクション温度が 125 °C 以下となるようご使用ください。

電気的特性 (特に指定のない限り T_j = -40 to +125 °C, V_{IN} = 5 V, V_{EN} = 5 V, 標準値は T_j = +25 °C)

項 目	記 号	最小	標準	最大	単位	条 件
入力電圧						
シャットダウン電流	I _{SDN}	-	0	1.5	μA	V _{EN} = 0 V, T _j = 25 °C
回路電流	I _{CC}	-	450	-	μA	I _{OUT} = 0 A, T _j = 25 °C スイッチング動作停止時
UVLO 検出電圧	V _{UVLO1}	2.125	2.200	2.275	V	V _{IN} falling
UVLO ヒステリシス電圧	V _{UVLOHYS}	-	400	-	mV	
イネーブル						
EN 入力電圧 High	V _{ENH}	1.0	-	V _{IN}	V	V _{EN} rising
EN 入力電圧 Low	V _{ENL}	GND	-	0.4	V	V _{EN} falling
EN 流入電流	I _{EN}	-	0	1	μA	V _{EN} = 5 V, T _j = 25 °C
基準電圧、誤差増幅器、ソフトスタート						
FB 端子スレッショルド電圧	V _{FBTH}	0.594	0.600	0.606	V	V _{IN} = 5 V, PWM mode
FB 流入電流	I _{FB}	-	-	50	nA	V _{FB} = 0.6 V, T _j = 25 °C
ソフトスタート時間	t _{SS}	-	1.25	-	ms	
オンタイム						
On Time	t _{ON}	185	248	310	ns	V _{IN} = 3.3V, V _{OUT} = 1.8 V, PWM mode, T _j = 25 °C
SW (MOSFET)						
High Side FET ON 抵抗	R _{ONH}	-	25	36	mΩ	V _{IN} = 5 V, T _j = 25 °C
Low Side FET ON 抵抗	R _{ONL}	-	25	36	mΩ	V _{IN} = 5 V, T _j = 25 °C
High Side FET リーク電流	I _{LKH}	-	0	10	μA	スイッチング動作停止時 T _j = 25 °C
Low Side FET リーク電流	I _{LKL}	-	0	10	μA	スイッチング動作停止時 T _j = 25 °C
High Side FET 電流制限 (Note 3)	I _{HOC}	2.6	3.5	4.4	A	
Low Side FET 電流制限 (Note 3)	I _{LOC}	2.2	2.7	3.2	A	
SW ディスチャージ抵抗	R _{DIS}	-	5	-	Ω	V _{EN} = 0 V, V _{SW} = 0.3 V
パワーグッド						
PGD Rising (Good) 電圧	V _{PGDRG}	94	96	98	%	V _{FB} rising, V _{PGDRG} = V _{FB} / V _{FBTH} × 100
PGD Falling (Fault) 電圧	V _{PGDFF}	90	92	94	%	V _{FB} falling, V _{PGDFF} = V _{FB} / V _{FBTH} × 100
PGD Falling (Good) 電圧	V _{PGDFG}	103	105	107	%	V _{FB} falling, V _{PGDFG} = V _{FB} / V _{FBTH} × 100
PGD Rising (Fault) 電圧	V _{PGDRF}	108	110	112	%	V _{FB} rising, V _{PGDRF} = V _{FB} / V _{FBTH} × 100
PGD 出力リーク電流	I _{LKPGD}	-	0	5	μA	V _{PGD} = 5 V, T _j = 25 °C
PGD 出力 Low Level 電圧	V _{PGDL}	-	0.125	0.4	V	I _{PGD} = 1 mA

(Note 3) これは設計値です。量産出荷検査は行っておりません。

特性データ (参考データ)




Figure 1. シャットダウン電流 vs 温度




Figure 2. 回路電流 vs 温度




Figure 3. UVLO スレッシュホールド電圧 vs 温度




Figure 4. EN 入力電圧 vs 温度

特性データ (参考データ) — 続き




Figure 5. EN 流入電流 vs 温度




Figure 6. FB 端子スレッシュホールド電圧 vs 温度




Figure 7. FB 流入電流 vs 温度




Figure 8. ソフトスタート時間 vs 温度

特性データ (参考データ) — 続き




Figure 9. On Time vs 温度
(V_{IN} = 3.3 V, V_{OUT} = 1.8 V, PWM Mode)




Figure 10. High Side FET ON 抵抗 vs 温度




Figure 11. Low Side FET ON 抵抗 vs 温度




Figure 12. High Side FET 電流制限 vs 温度

特性データ (参考データ) — 続き




Figure 13. Low Side FET 電流制限 vs 温度




Figure 14. SW ディスチャージ抵抗 vs 温度




Figure 15. PGD スレッシュホールド電圧 vs 温度




Figure 16. PGD 出力 Low Level 電圧 vs 温度

機能説明

1. 基本動作

(1) DC/DC コンバータ動作

BD9B207NF-Z は固定オンタイム制御により高速負荷応答を実現した同期整流降圧 DC/DC コンバータです。強制 PWM モードで通常 2.2 MHz (Typ) のスイッチング周波数にて全負荷領域にわたって動作することで、出力電圧リップルを低く抑えます。低 Duty および高 Duty 時は、必要に応じて周波数を下げ、常に適切なレギュレーションを維持するように動作します。




Figure 17. PWM モードの効率イメージ

(2) 100 % Duty 動作

入力電圧 V_{IN} と出力電圧 V_{OUT} のレベルが近い状態では、デバイスが 100 % Duty モードで動作します。100 % Duty モードでは、High Side FET が常時 ON となり、Low Side FET は OFF となります。このとき、 V_{IN} と V_{OUT} の入出力電圧差は、下式の通り、High Side FET のオン抵抗とインダクタの直流抵抗 DCR での電圧降下によって決まります。

$$V_{OUT} = V_{IN} - I_{OUT} \times (R_{ONH} + R_{DCR}) \text{ [V]}$$

where:

R_{ONH} : High Side FET ON 抵抗

R_{DCR} : インダクタ DCR

1. 基本動作 — 続き

(3) イネーブル制御

EN 端子電圧 V_{EN} によって、デバイスの起動とシャットダウンを制御できます。 V_{EN} が 0.9 V (Typ) 以上になると、内部回路が動作し、デバイスが起動します。 V_{EN} を 0.7 V (Typ) 以下にすると、デバイスがシャットダウンします。シャットダウン時は、出力段の High Side FET と Low Side FET が OFF し、SW 端子は内部抵抗 5 Ω (Typ) を介して GND に接続され、出力をディスチャージします。 V_{EN} による起動は、入力電圧 V_{IN} の投入と同時 ($V_{IN} = V_{EN}$) または V_{IN} 投入後にしてください。




Figure 18. イネーブル制御による起動・シャットダウン タイミングチャート

(4) ソフトスタート

V_{EN} を High にすると、ソフトスタート機能が動作し出力電圧が緩やかに立ち上がります。また、ソフトスタート機能により、出力電圧のオーバーシュートや突入電流を防ぐことができます。ソフトスタート時間 t_{SS} は 1.25 ms (Typ) 固定になります。




Figure 19. ソフトスタート タイミングチャート

1. 基本動作 — 続き

(5) パワーグッド出力

パワーグッド機能はFB端子電圧 (V_{FB}) を監視します。 V_{FB} がFB端子スレッショルド電圧 V_{FBTH} 0.6 V (Typ) の96 % (Typ) 以上の電圧になり、その状態が120 μ s (Typ) 継続すると、PGD端子のオープンドレイン Nch MOSFET がOFFになり、PGD出力がHi-Z (ハインピーダンス) になります。 V_{FB} が V_{FBTH} 0.6 V (Typ) の92 % 以下となり、その状態が20 μ s (Typ) 継続すると、PGD端子オープンドレイン Nch MOSFET がONし、PGD端子が125 Ω (Typ) でプルダウンされます。

また、パワーグッド機能は出力過電圧を検出した場合にも動作します。 V_{FB} が V_{FBTH} 0.6 V (Typ) の110 % (Typ) 以上の電圧になり、その状態が120 μ s (Typ) 継続すると、PGD端子オープンドレイン Nch MOSFET がONし、PGD端子が125 Ω (Typ) でプルダウンされます。 V_{FB} が V_{FBTH} 0.6 V (Typ) の105 % 以下となり、その状態が20 μ s (Typ) 継続すると、PGD端子のオープンドレイン Nch MOSFET がOFFになり、PGD出力がHi-Zになります。

PGD端子を10 k Ω to 100 k Ω の抵抗で5.5 V以下の電源にプルアップすることを推奨します。パワーグッド機能を使用しない場合は、PGD端子をフローティング状態もしくはグラウンドに接続してください。

Table 1. PGD 出力

状態	条件	PGD 出力
入力電圧投入前	$V_{IN} < 0.7$ V (Typ)	Hi-Z
シャットダウン	$V_{EN} \leq 0.7$ V (Typ)	Low (Pull-down)
イネーブル $V_{EN} \geq 0.9$ V (Typ)	$96 \% (Typ) \leq V_{FB} / V_{FBTH} \leq 105 \% (Typ)$	Hi-Z
	$V_{FB} / V_{FBTH} \leq 92 \% (Typ)$ or $110 \% (Typ) \leq V_{FB} / V_{FBTH}$	Low (Pull-down)
UVLO	0.7 V (Typ) $< V_{IN} \leq 2.2$ V (Typ)	Low (Pull-down)
TSD	$T_j \geq 175$ °C (Typ)	Low (Pull-down)
SCP	ソフトスタート完了 $V_{FB} / V_{FBTH} \leq 92 \% (Typ)$ OCP 256 カウント	Low (Pull-down)




Figure 20. パワーグッド タイミングチャート
(PGD 端子プルアップ抵抗接続時)

1. 基本動作 — 続き

(6) 出力ディスチャージ機能

以下の条件を 1 つでも満たすと、SW 端子は内部の $5\ \Omega$ (Typ) の抵抗で出力をディスチャージします。

- ・シャットダウン: $V_{EN} \leq 0.7\ \text{V}$ (Typ)
- ・UVLO: $V_{IN} \leq 2.2\ \text{V}$ (Typ)
- ・TSD: $T_j \geq 175\ ^\circ\text{C}$ (Typ)
- ・SCP: ソフトスタート完了 及び $V_{FB} / V_{FBTH} \leq 92\ \%$ (Typ) 及び OCP 256 カウント

また、上記の条件がすべて解除されると、出力ディスチャージを停止します。

機能説明 — 続き

2. 保護機能

(1) 過電流保護機能 (OCP) / 負荷短絡保護機能 (SCP)

過電流保護機能 (OCP) は、Low Side FET と High Side FET に流れる電流をスイッチング周期 1 サイクルごとに制限します。Low Side FET が ON している間、インダクタ電流が Low Side FET 電流制限値 I_{LOCP} を超えていると、FB 端子電圧 V_{FB} が $V_{FBTH} = 0.6$ V (Typ) 以下でも、Low Side FET を ON し続けます。インダクタ電流が I_{LOCP} を下回ると、High Side FET は ON することが可能になります。High Side FET が ON しているときに、インダクタ電流が High Side FET 電流制限値 I_{HOCP} 以上になると、High Side FET を OFF します。OCP 動作により周波数及びデューティが変化することで、出力電圧が低下する可能性があります。

負荷短絡保護機能 (SCP) はヒカップモードです。 V_{FB} が $V_{FBTH} \times 92\%$ 以下 ($V_{PGD} = \text{Low}$) の状態で、Low Side OCP または High Side OCP が 256 サイクル動作すると、130 ms (Typ) 間スイッチング動作を停止します。130 ms (Typ) の停止後、デバイスは再起動します。ただし、ソフトスタート起動中は SCP 動作条件が成立していても SCP は動作しません。この保護回路は突発的な事故による破壊防止に有効的なもので、連続的な保護回路動作 (例えば出力電流能力を大きく上回る負荷が常時接続される場合など) でのご使用は避けてください。

Table 2. OCP 及び SCP の動作条件

V_{EN}	V_{FB}	Start-up	OCP	SCP
≥ 0.9 V (Typ)	$\leq V_{FBTH} \times 92\%$ (Typ)	ソフトスタート起動中	有効	無効
	$> V_{FBTH} \times 92\%$ (Typ)	起動完了	有効	無効
	$\leq V_{FBTH} \times 92\%$ (Typ)		有効	有効
≤ 0.7 V (Typ)	-	シャットダウン	無効	無効




Figure 21. OCP・SCP タイミングチャート

2. 保護機能 — 続き

(2) 低入力電圧誤動作防止機能 (UVLO)

入力電圧 V_{IN} が 2.2 V (Typ) 以下になると、デバイスがシャットダウンします。 V_{IN} が 2.6 V (Typ) 以上になると、デバイスが起動します。ヒステリシスは 400 mV (Typ) です。




Figure 22. UVLO タイミングチャート

(3) 温度保護機能 (TSD)

IC を熱破壊から防ぐための温度保護回路です。通常は最高接合部温度内で使用しますが、万が一最高接合部温度を超えた状態が継続し、チップ温度 T_j が 175 °C (Typ) まで上昇すると、温度保護回路 (TSD) が動作し出力段の MOSFET を OFF します。その後、チップ温度 T_j が低下し、TSD スレッシュホールドを下回ると自動で復帰します。TSD スレッシュホールドは、25 °C (Typ) のヒステリシスを持っています。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、セットの温度保護機能として使用しないでください。

(4) 過電圧保護機能 (OVP)

FB 端子電圧 V_{FB} が $V_{FBTH} \times 110\%$ (Typ) 以上になると、出力段の MOSFET を OFF することで、出力電圧の上昇を抑えます。 V_{FB} が $V_{FBTH} \times 105\%$ (Typ) 以下になると、出力段の MOSFET が通常動作状態に戻ります。スイッチング動作は、 V_{FB} が V_{FBTH} 以下になったときに再開されます。

応用回路例

1. 基本アプリケーション

電源を設計するにあたり必要なパラメータは下記になります。

Table 3. Example of Application Specification

項目	記号	仕様例
入力電圧	V_{IN}	5.0 V (Typ)
出力電圧	V_{OUT}	1.8 V (Typ)
最大出力電流	I_{OUTMAX}	2.0 A




Figure 23. アプリケーション回路

2. 入力コンデンサ

入力コンデンサ C_{IN} にはセラミック・コンデンサをご使用ください。入力コンデンサは入力リップルノイズの低減に効果があり、VIN 端子の極力近くに配置することでその効果を発揮します。ばらつき、温度特性、DC バイアス特性、経時変化などを含めて実効容量値が 2.5 μ F を下回らないように設定してください。[アプリケーション特性データ \(参考データ\)](#) に記載された部品 (C_1) 相当のものをご使用ください。より大きい容量値の入力コンデンサを使用することで、さらに入力リップルノイズを低減できます。また、0.1 μ F 以下のコンデンサを VIN 端子と GND 端子の極力近くに追加して配置することで、高周波ノイズを低減できる可能性があります。基板パターンやコンデンサの位置によっては、IC が誤動作する可能性がありますので、[PCB レイアウト設計について](#) をご参照のうえ、設計をお願いします。

応用回路例 — 続き

3. 出力電圧設定

FB 端子に接続するフィードバック抵抗 R_{UP} 、 R_{DW} によって出力電圧値を設定できます。上側抵抗 R_{UP} として、 R_1 と R_2 の抵抗を直列接続 ($R_{UP} = R_1 + R_2$) にすることで、出力電圧値を細かく調整することができます。安定動作のため、フィードバック抵抗 R_{UP} と R_{DW} の並列抵抗値が 20 k Ω 以上になるように設定してください。




Figure 24. フィードバック抵抗回路

出力電圧 V_{OUT} は、下式で計算できます。

$$V_{OUT} = \frac{R_{UP} + R_{DW}}{R_{DW}} \times 0.6 \text{ [V]}$$

$$R_{UP} = R_1 + R_2$$

$$R_{DW} = R_3$$

$$1/\left(\frac{1}{R_{UP}} + \frac{1}{R_{DW}}\right) \geq 20 \text{ [k}\Omega\text{]}$$

固定 ON Time 制御では、安定動作のために FB 電圧に十分なリップル電圧が必要となります。本デバイスは IC 内部で FB 電圧にリップル電圧を注入することにより、フィードフォワード・コンデンサ C_{FB} が無くても、低 ESR の出力コンデンサに対応するように設計されています。しかしながら、負荷応答特性および動作安定性の改善が見込まれるため、 C_{FB} を接続することを推奨します。 C_{FB} は下式の範囲で設定してください。

$$Open < C_{FB} < \frac{15 \times (1 - V_{OUT}/V_{IN}) \times \sqrt{L_1 C_{OUT}}}{R_{UP}} \text{ [F]}$$

負荷応答性及びループの安定動作は L_1 、 C_{OUT} 、 R_{UP} 、 R_{DW} 、 C_{FB} に依存します。実際には、PCB のレイアウトや配線の引き回し、使用する部品の種類、使用条件（温度など）により特性は変化しますので、必ず実アプリケーションにて、負荷応答性と安定性の十分な確認をお願いします。

各出力電圧設定における推奨値として、Table 4 を参照ください。

Table 4. 推奨フィードバック抵抗値、FB コンデンサ値

入力電圧 V_{IN}	出力電圧 V_{OUT}	R_{UP}		R_{DW}	C_{FB}
		R_1	R_2	R_3	C_7
5.0 V	0.6 V	100 k Ω	0 Ω	Open	120 pF
5.0 V	0.9 V	100 k Ω	0 Ω	200 k Ω	120 pF
5.0 V	1.0 V	100 k Ω	0 Ω	150 k Ω	120 pF
5.0 V	1.2 V	150 k Ω	0 Ω	150 k Ω	120 pF
5.0 V	1.5 V	150 k Ω	0 Ω	100 k Ω	120 pF
5.0 V	1.8 V	200 k Ω	0 Ω	100 k Ω	120 pF
5.0 V	2.5 V	270 k Ω	47 k Ω	100 k Ω	47 pF
5.0 V	3.3 V	200 k Ω	12 k Ω	47 k Ω	33 pF
3.3 V	0.6 V	100 k Ω	0 Ω	Open	120 pF
3.3 V	0.9 V	100 k Ω	0 Ω	200 k Ω	120 pF
3.3 V	1.0 V	100 k Ω	0 Ω	150 k Ω	120 pF
3.3 V	1.2 V	150 k Ω	0 Ω	150 k Ω	120 pF
3.3 V	1.5 V	150 k Ω	0 Ω	100 k Ω	120 pF
3.3 V	1.8 V	200 k Ω	0 Ω	100 k Ω	68 pF

応用回路例 ― 続き

4. 出力 LC フィルタ

DC/DC コンバータでは、負荷に連続的な電流を供給するために、出力電圧平滑化用の LC フィルタが必要です。インダクタンス値 0.47 μH をご使用してください。




Figure 25. インダクタに流れる電流波形




Figure 26. 出力 LC フィルタ回路

$V_{IN} = 5\text{ V}$ 、 $V_{OUT} = 1.8\text{ V}$ 、 $L_1 = 0.47\text{ }\mu\text{H}$ 、スイッチング周波数 $f_{SW} = 2.2\text{ MHz}$ で計算するとインダクタ電流 ΔI_L は次式になります。

$$\Delta I_L = V_{OUT} \times (V_{IN} - V_{OUT}) \times \frac{1}{V_{IN} \times f_{SW} \times L_1} = 1.11\text{ [A]}$$

使用するインダクタの定格電流は、出力最大負荷電流 I_{OUTMAX} にインダクタリプル電流 ΔI_L の 1/2 を足し合わせた電流よりも大きいものを使用してください。Table 5 に推奨インダクタの一覧を記載します。

Table 5. 推奨インダクタ

Inductance [μH]	Part Name	Manufacturer	DCR [$\text{m}\Omega$]	Current Rating [A]	L x W x H [mm]
0.47	DFE252012F-R47M	Murata	23	6.7	2.5 x 2.0 x 1.2
	DFE201610E-R47M	Murata	32	4.8	2.0 x 1.6 x 1.0
	LBENA2520MKTR47M0NK	TAIYO YUDEN	20	5.9	2.5 x 2.0 x 1.2
	LSEUC2016KKTR47M	TAIYO YUDEN	26	6.3	2.0 x 1.6 x 1.0
	TFM201610ALM-R47MTAA	TDK	34	5.1	2.0 x 1.6 x 1.0
	XGL4015-471ME	Coilcraft	7.5	10.5	4.0 x 4.0 x 1.5
	XFL4015-471ME	Coilcraft	8.36	6.6	4.0 x 4.0 x 1.6
	XEL3520-471ME	Coilcraft	10.85	8.0	3.5 x 3.2 x 2.0

4. 出力 LC フィルタ — 続き

出力コンデンサ C_{OUT} にはセラミック・コンデンサを使用してください。 C_{OUT} は出力リップル電圧特性に影響を与えます。必要とされるリップル電圧特性を満たせるように C_{OUT} を選定してください。
出力リップル電圧は次式で見積もることができます。

$$\Delta V_{RPL} = \Delta I_L \times \left(R_{ESR} + \frac{1}{8 \times C_{OUT} \times f_{SW}} \right) \text{ [V]}$$

R_{ESR} : 出力コンデンサの等価直列抵抗

ここで $C_{OUT} = 10 \times 2 \mu\text{F}$ 、 $R_{ESR} = 3 \text{ m}\Omega$ とすると、出力リップル電圧 ΔV_{RPL} は下記のように計算されます。

$$\Delta V_{RPL} = 1.11 \text{ A} \times \left(3 \text{ m}\Omega + \frac{1}{8 \times 10 \times 2 \mu\text{F} \times 2.2 \text{ MHz}} \right) = 6.5 \text{ [mV]}$$

C_{OUT} の容量として、 $20 \mu\text{F}$ (Typ) を推奨します。ばらつき、温度特性、DC バイアス特性、経時変化などを含めて実効容量値が $10 \mu\text{F}$ を下回らないように設定してください。[アプリケーション特性データ \(参考データ\)](#) に記載された部品 (C_3 , C_4 , C_6) 相当のものをご使用ください。

また、 V_{OUT} に接続されるすべてのコンデンサの合計値 C_{OUTMAX} は次式を満たす範囲にしてください。

$$C_{OUTMAX} < \frac{0.5 \text{ m}}{V_{OUT}} \times \left(1 - \frac{\Delta I_L}{2} \right) \text{ [F]}$$

例として、 $V_{IN} = 5 \text{ V}$ 、 $V_{OUT} = 1.8 \text{ V}$ 、 $L_1 = 0.47 \mu\text{H}$ 、 $f_{SW} = 2.2 \text{ MHz}$ (Typ) 時の C_{OUTMAX} は下記で計算できます。

$$C_{OUTMAX} < \frac{0.5 \text{ m}}{1.8 \text{ V}} \times \left(1 - \frac{1.11 \text{ A}}{2} \right) = 123 \text{ [\mu F]}$$

V_{OUT} に C_{OUTMAX} より大きい容量が接続された場合、起動時の突入電流により過電流保護が動作し出力が起動しない可能性がありますので、実アプリケーションでの十分な確認をお願いします。

アプリケーション特性データ (参考データ)




Figure 27. アプリケーション測定回路図

Table 6. 部品表 (参考例)

Part No.	Value	Part Name	Type	Size Code (mm)	Manufacturer
L ₁	0.47 μ H	XGL4015-471ME	Inductor	4040	Coilcraft
C ₁	4.7 μ F (6.3V, X7R)	JMK107BB7475MA	Ceramic Capacitor	1608	TAIYO YUDEN
C ₂	-	-	-	-	-
C ₃	10 μ F (10 V, X7R)	GRM188Z71A106MA73	Ceramic Capacitor	1608	Murata
C ₄	10 μ F (10 V, X7R)	GRM188Z71A106MA73	Ceramic Capacitor	1608	Murata
C ₅ (Note 1)	-	-	-	-	-
C ₆	-	-	-	-	-
C ₇	Depending on V _{OUT} (Note 2)	GRM1555C2A Series	Ceramic Capacitor	1005	Murata
R ₁	Depending on V _{OUT} (Note 2) (1 %, 1/16 W)	MCR01MZPF Series	Chip Resistor	1005	ROHM
R ₂	Depending on V _{OUT} (Note 2) (1 %, 1/16 W)	MCR01MZPF Series	Chip Resistor	1005	ROHM
R ₃	Depending on V _{OUT} (Note 2) (1 %, 1/16 W)	MCR01MZPF Series	Chip Resistor	1005	ROHM
R ₄	100 k Ω (1 %, 1/16 W)	MCR01MZPF1003	Chip Resistor	1005	ROHM
R ₅	-	-	-	-	-
R ₆	-	-	-	-	-
R ₀ (Note 3)	Short	-	-	-	-

(Note 1) C₅は入力コンデンサの追加オプション用です。このコンデンサは通常動作において必要ありませんが、入力電圧リップルを低減するために使用します。

(Note 2) 出力電圧設定定数は、“[Table 4. 推奨フィードバック抵抗値、FB コンデンサ値](#)” をご参照ください。

(Note 3) R₀はフィードバックの周波数特性測定用であり、オプションとなります。R₀に抵抗を挿入することで、FRA などを用いて周波数特性（位相マージン）を測定することができます。なお、実アプリケーションではこの抵抗は使用しないため、ショートして使用ください。

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 28. 効率 vs 出力電流
(VOUT = 0.6 V)




Figure 29. 効率 vs 出力電流
(VOUT = 0.9 V)




Figure 30. 効率 vs 出力電流
(VOUT = 1.2 V)




Figure 31. 効率 vs 出力電流
(VOUT = 1.8 V)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 32. 効率 vs 出力電流
($V_{OUT} = 2.5\text{ V}$)




Figure 33. 効率 vs 出力電流
($V_{OUT} = 3.3\text{ V}$)




Figure 34. 出力電圧 vs 出力電流（ロードレギュレーション）
($V_{OUT} = 0.6\text{ V}$)




Figure 35. 出力電圧 vs 出力電流（ロードレギュレーション）
($V_{OUT} = 0.9\text{ V}$)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 36. 出力電圧 vs 出力電流（ロードレギュレーション）
($V_{OUT} = 1.2\text{ V}$)




Figure 37. 出力電圧 vs 出力電流（ロードレギュレーション）
($V_{OUT} = 1.8\text{ V}$)




Figure 38. 出力電圧 vs 出力電流（ロードレギュレーション）
($V_{OUT} = 2.5\text{ V}$)




Figure 39. 出力電圧 vs 出力電流（ロードレギュレーション）
($V_{OUT} = 3.3\text{ V}$)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 40. スイッチング周波数 vs 出力電流
($V_{IN} = 3.3$ V)




Figure 41. スイッチング周波数 vs 出力電流
($V_{IN} = 5.0$ V)




Figure 42. 出力電圧 vs 入力電圧（ラインレギュレーション）
($V_{OUT} = 1.2$ V, $I_{OUT} = 1.0$ A)




Figure 43. 出力電圧 vs 入力電圧（ラインレギュレーション）
($V_{OUT} = 1.8$ V, $I_{OUT} = 1.0$ A)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 44. 出力電圧 vs 入力電圧（ラインレギュレーション）
($V_{OUT} = 3.3\text{ V}$, $I_{OUT} = 1.0\text{ A}$)




Figure 45. スイッチング周波数 vs 入力電圧
($I_{OUT} = 1.0\text{ A}$)




Figure 46. 出力リップル電圧
($V_{IN} = 3.3\text{ V}$, $V_{OUT} = 0.9\text{ V}$, $I_{OUT} = 0.1\text{ A}$)




Figure 47. 出力リップル電圧
($V_{IN} = 3.3\text{ V}$, $V_{OUT} = 0.9\text{ V}$, $I_{OUT} = 1.0\text{ A}$)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 48. 出力リップル電圧
(VIN = 5.0 V, VOUT = 1.8 V, IOUT = 0.1 A)




Figure 49. 出力リップル電圧
(VIN = 5.0 V, VOUT = 1.8 V, IOUT = 1.0 A)




Figure 50. 周波数特性
(VIN = 3.3 V, VOUT = 0.9 V, IOUT = 1.0 A)




Figure 51. 周波数特性
(VIN = 5.0 V, VOUT = 1.8 V, IOUT = 1.0 A)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 52. 負荷応答
($V_{IN} = 3.3\text{ V}$, $V_{OUT} = 0.9\text{ V}$, $I_{OUT} = 0.05\text{ A}$ to 1.0 A : $1\text{ A}/\mu\text{s}$)




Figure 53. 負荷応答
($V_{IN} = 3.3\text{ V}$, $V_{OUT} = 0.9\text{ V}$, $I_{OUT} = 1.0\text{ A}$ to 2.0 A : $1\text{ A}/\mu\text{s}$)




Figure 54. 負荷応答
($V_{IN} = 5.0\text{ V}$, $V_{OUT} = 1.8\text{ V}$, $I_{OUT} = 0.05\text{ A}$ to 1.0 A : $1\text{ A}/\mu\text{s}$)




Figure 55. 負荷応答
($V_{IN} = 5.0\text{ V}$, $V_{OUT} = 1.8\text{ V}$, $I_{OUT} = 1.0\text{ A}$ to 2.0 A : $1\text{ A}/\mu\text{s}$)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 56. 無負荷 EN 起動波形
(VIN = 5.0 V, VOUT = 1.8 V, VEN = 0 V to 5 V)




Figure 57. 無負荷 EN シャットダウン波形
(VIN = 5.0 V, VOUT = 1.8 V, VEN = 5 V to 0 V)




Figure 58. RLoad = 0.9 Ω EN 起動波形
(VIN = 5.0 V, VOUT = 1.8 V, VEN = 0 V to 5 V)




Figure 59. RLoad = 0.9 Ω EN シャットダウン波形
(VIN = 5.0 V, VOUT = 1.8 V, VEN = 5 V to 0 V)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 60. 無負荷 VIN 起動波形
($V_{IN} = V_{EN} = 0\text{ V}$ to 5 V , $V_{OUT} = 1.8\text{ V}$)




Figure 61. 無負荷 VIN シャットダウン波形
($V_{IN} = V_{EN} = 5\text{ V}$ to 0 V , $V_{OUT} = 1.8\text{ V}$)




Figure 62. $R_{Load} = 0.9\ \Omega$ VIN 起動波形
($V_{IN} = V_{EN} = 0\text{ V}$ to 5 V , $V_{OUT} = 1.8\text{ V}$)




Figure 63. $R_{Load} = 0.9\ \Omega$ VIN シャットダウン波形
($V_{IN} = V_{EN} = 5\text{ V}$ to 0 V , $V_{OUT} = 1.8\text{ V}$)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 64. OCP 動作波形
($V_{IN} = 3.3$ V, $V_{OUT} = 0.9$ V to 0 V)




Figure 65. SCP 動作波形
($V_{IN} = 3.3$ V, $V_{OUT} = 0.9$ V to 0 V)




Figure 66. Thermal Derating
($V_{OUT} = 0.9$ V)




Figure 67. Thermal Derating
($V_{OUT} = 1.2$ V)

アプリケーション特性データ（参考データ） — 続き

Table 6. の部品表を使用しています。




Figure 68. Thermal Derating
(V_{OUT} = 1.8 V)




Figure 69. Thermal Derating
(V_{OUT} = 3.3 V)

PCB レイアウト設計について

DC/DC コンバータの設計において PCB レイアウトの設計は非常に重要です。適切なレイアウトにより、電源に関する様々な問題を回避することができます。Figure 70-a から Figure 70-c は降圧 DC/DC コンバータの電流経路を示した図です。Figure 70-a の Loop1 は上側の switch が ON、下側の switch が OFF 時にコンバータに流れる電流を表しており、Figure 70-b の Loop2 は上側の switch が OFF、下側の switch が ON 時にコンバータに流れる電流を表しています。Figure 70-c の太線は Loop1 と Loop2 の差分を表しています。上下 switch がオフからオンへ、オンからオフへ変化するたびに太線部分の電流は激しく変化します。この系は変化が急峻なため高周波を含んだ波形が現れます。そのため入力コンデンサと IC で構成される太線部の面積をできるだけ小さくすることで、ノイズを減らすことができます。詳細につきましてはスイッチングレギュレータシリーズのアプリケーションノート「降圧コンバータの PCB レイアウト手法」をご参照ください。




Figure 70-a. High Side Switch: ON、Low Side Switch: OFF 時の電流経路




Figure 70-b. High Side Switch: OFF、Low Side Switch: ON 時の電流経路




Figure 70-c. 電流の差分、レイアウト上での重要箇所

PCB レイアウト設計について — 続き

PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

- ・入力コンデンサ C_{IN} は IC の VIN 端子と GND 端子に可能な限り近く IC と同じ面に配置してください。
- ・SW などのスイッチングノードは、他ノードへの AC 結合によるノイズの影響が懸念されるため、インダクタ L_1 に可能な限り太く短くトレースしてください。
- ・フィードバック抵抗 R_{UP} と R_{DW} は FB 端子にできるだけ近い位置に配置し、FB 端子までの配線を短くしてください。
- ・FB 端子につながるフィードバックラインは、SW のノードとは可能な限り離してください。
- ・ R_0 はフィードバックの周波数特性の測定用であり、オプションとなります。
 R_0 に抵抗を挿入することで、FRA などを用いてフィードバックの周波数特性（位相マージン）を測定することができます。なお、通常時はショートしてご使用ください。




Figure 71. PCB レイアウト例

熱設計

熱設計において、チップジャンクション温度 T_j が 125 °C 以下の条件で動作させてください。
(必ずマージンを考慮してください。)

チップジャンクション温度 T_j は以下の 2 通りで考えることができます。

1. 実使用状態でのパッケージ上面中心温度 T_t から求める場合、

$$T_j = T_t + \psi_{JT} \times W \text{ [°C]}$$

2. 周囲温度 T_a から求める場合、

$$T_j = T_a + \theta_{JA} \times W \text{ [°C]}$$

ψ_{JT} : ジャンクション—パッケージ上面中心間熱特性パラメータ (熱抵抗)

θ_{JA} : ジャンクション—周囲温度間熱抵抗 (熱抵抗)

IC の熱損失 W は以下の式で求められます。

$$W = R_{ONH} \times I_{OUT}^2 \times \frac{V_{OUT}}{V_{IN}} + R_{ONL} \times I_{OUT}^2 \times \left(1 - \frac{V_{OUT}}{V_{IN}}\right) + V_{IN} \times I_{CC} + \frac{1}{2} \times (tr + tf) \times V_{IN} \times I_{OUT} \times f_{SW} \text{ [W]}$$

R_{ONH} : High Side FET ON 抵抗 (電気的特性) [Ω]

R_{ONL} : Low Side FET ON 抵抗 (電気的特性) [Ω]

I_{OUT} : 出力電流 [A]

V_{OUT} : 出力電圧 [V]


V_{IN} : 入力電圧 [V]

I_{CC} : 回路電流 [A] (Typ: 450 μA)

tr : スイッチング立ち上がり時間 [s] (Typ: 2 ns)

tf : スイッチング立ち下がり時間 [s] (Typ: 2 ns)

f_{SW} : スイッチング周波数 [Hz] (Typ: 2.2 MHz)




$$1. R_{ONH} \times I_{OUT}^2$$

$$2. R_{ONL} \times I_{OUT}^2$$

$$3. \frac{1}{2} \times (tr + tf) \times V_{IN} \times I_{OUT} \times f_{SW}$$

Figure 72. SW 波形

入出力等価回路図



(Note) 抵抗値は Typ です。

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源－グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

L 負荷駆動端子（例：モータドライバの出力、DC-DC コンバータの出力など）については、L 負荷の逆起電圧の影響でグラウンド以下に振れることが考えられます。L 負荷駆動端子が逆起電圧によって負電位になる場合を除き、グラウンド端子はいかなる動作状態においても最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子、L 負荷駆動端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。使用条件、環境及び L 負荷個々の特性によっては誤動作などの不具合が発生する可能性があります。IC の動作などに問題のないことを十分ご確認ください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けした場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。

この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、 $GND > (\text{端子 A})$ の時、トランジスタ(NPN)では $GND > (\text{端子 B})$ の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、 $GND > (\text{端子 B})$ の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 73. モノリシック IC 構造例

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ、定数を決定してください。

12. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。


13. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。


発注形名情報

B D 9 B 2 0 7 N F							-	Z T R		
出力電流 2.0 A							パッケージ NF: VFN006V1515A	包装、フォーミング仕様 Z: 外注パッケージ TR: リール状エンボステーピング		

標印図



外形寸法図と包装・フォーミング仕様



改訂履歴

日付	版	変更内容
2023.09.12	001	新規作成

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメント機器等）への使用を意図して設計・製造されております。したがって、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合（無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。）又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧本製品が結露するような場所でのご使用。
4. 本製品は耐放射線設計はなされておられません。
5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
6. パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
7. 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

1. ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ①潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - ④強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。