

2.7V~5.5V 入力, 3A MOSFET 内蔵 1ch 同期整流 降圧 DC/DC コンバータ

BD9B331GWZ

概要

ロームの高効率降圧スイッチングレギュレータ BD9B331GWZ は 2.7V~5.5V の電源ラインから 0.6V~3.3V などの低電圧を生成する降圧コンバータです。 PFM/PWM 自動切換えにより、全負荷領域にて高効率化 を実現します。

オンタイム制御方式を採用しており、負荷急変における 高速過渡応答を実現しています。

特長

- オンタイム制御方式により高速過渡応答実現
- 同期整流内蔵(Nch/Nch FET)、PFM/PWM 自動切り 換えにより全負荷領域にて高効率
- 可変ソフトスタート機能内蔵
- 温度・UVLO 保護機能内蔵
- パルスカウントラッチ式 ショート保護機能内蔵
- シャットダウン機能内蔵

用途


DSP や FPGA、マイクロプロセッサなどの降圧電源として最適

- ラップトップ PC / タブレット PC /サーバー
- 液晶 TV、ストレージ機器(HDD / SSD)
- プリンタ機器
- アミューズメント機器
- 二次側電源

重要特性

■ 入力電圧範囲: 2.7V ~ 5.5V 出力電圧範囲: 0.6V ~ PVcc × 0.8V 出力電流: 3.0A(Max) スイッチング周波数: 1.3MHz(Typ) High side FET ON 抵抗: $23m\Omega(Typ)$ Low side FET ON 抵抗: $23m\Omega(Typ)$ 0μA (Typ) スタンバイ電流: 動作温度範囲: -40°C ~ +85°C

パッケージ W(Typ) x D(Typ) x H(Max) UCSP30L1: 1.98mm x 1.80mm x 0.33mm



基本アプリケーション回路




Figure 1. アプリケーション回路例

端子配置図 (BOTTOM VIEW)




Figure 2. 端子配置図

端子説明

端子番号	記号	機能	端子番号	記号	機能
A1	FB	出力フィードバック端子	C1	EN	イネーブル端子(High Active)
A2	AGND	GND 端子	C2	SS	ソフトスタート用コンデンサ接続端子
A3	PGND	Power GND 端子	C3	SW	スイッチ端子
A4	PGND	Power GND 端子	C4	SW	スイッチ端子
B1	PGD	パワーグッド・オープンドレイン端子	D1	AVCC	電源入力端子
B2	RES	RESERVE 端子, GND へ接続	D2	BST	ブートストラップ容量接続端子
В3	SW	スイッチ端子	D3	PVCC	Power 電源入力端子
B4	SW	スイッチ端子	D4	PVCC	Power 電源入力端子

ブロック図




Figure 3. ブロック図

絶対最大定格 (Ta = 25°C)

項目	記号	定格	単位
AVCC / PVCC 電源電圧	AVcc / PVcc	-0.3 ~ +7 ^(Note 1)	V
EN 電圧	VEN	-0.3 ~ +7 ^(Note 1)	V
BST端子電圧	VBST	-0.3 ~ +13	V
BST_SW間電圧	V _{BST} -sw	-0.3 ~ +7	V
SW電圧	Vsw	-0.3 ~ PVcc+0.3	V
SS/FB/PGD 電圧	Vss/ Vfb Vpgd	-0.3 ~ +7	V
許容損失	Pd	0.81 ^(Note 2)	W
動作温度範囲	Topr	-40 ~ +85	°C
保存温度範囲	Tstg	-55 ~ +150	°C
最高接合部動作温度	Tjmax	150	°C

(Note 1) Pd,及び Tj=150°C を越えないこと。 (Note 2) 63mm×55mm×1.6mm 9 層 ガラエポ基板実装時(16 ページ参照)。Ta=25°C 以上では、1°C 上昇する度に 6.5mW を減ずる。

推奨動作条件(Ta= -40°C to +85°C)

2231121411 (12					
項目	記号	最小	標準	最大	単位
電源電圧	AVcc	2.7	5.0	5.5	V
电极电压	PVcc	2.7	5.0	5.5	V
EN電圧	VEN	0	AVCC	5.5	V
出力電圧設定範囲	Vout	0.6	-	PVcc×0.8	V
SW端子平均出力電流	Isw	-	-	3 ^(Note 3)	Α

(Note 3) Pd, ASO を超えないこと。

電気的特性(特に指定のない限り Ta=25°C AVCC=PVCC=5V, EN=AVCC)

項目	記 号	最小	標準	最大	単位	条件
Supply	•	1	1	1		1
AVCC&PVCC印加範囲	VIN	2.7	-	5.5	٧	
スタンバイ時回路電流	ISTB	-	-	3	μA	EN=GND
アクティブ時回路電流	Icc	-	150	200	μA	
UVLO検出電圧	VUVLOTH	2.38	2.50	2.62	V	AVcc falling
UVLOヒステリシス電圧	VUVLOHYS	40	50	60	mV	
Enable						
EN Low 電圧	VENL	GND	-	0.5	V	スタンバイ時
EN High 電圧	VENH	1.5	-	AVcc	٧	アクティブ時
EN 流入電流	len	-	3	6	μA	VEN=5V
Power GOOD						
PGスレッショルド電圧	VPGTH	-20%	-15%	-10%	V	VFB-15% (Typ)
PGヒステリシス電圧	VPGHYS	-25%	-20%	-15%	>	VFB-20% (Typ)
PG検出遅延時間	PDELAY	6	15	25	μs	
オープンドレイン出力抵抗	Rpg	50	100	200	Ω	VFB <vpgth< td=""></vpgth<>
PGリーク電流	IPL	-	-	1	μA	VPG=5V
Power Switch						
Highside FET ON抵抗	Ronh	-	23	50	mΩ	PVcc=5V
Lowside FET ON抵抗	Ronl	-	23	50	mΩ	PVcc=5V
On-Time	Ton	-	230	-	ns	VIN=3.3V,VOUT=0.9V, PWM
Soft Start						
ソフトスタート内蔵時間	Tss	-	1	-	ms	
ソフトスタート電流	Iss	0.5	1.2	1.8	μA	
Output		•	•			
出力帰還検出電圧	VFB	0.591	0.600	0.609	V	
		•	•			

特性データ(参考データ)




Figure 4. PFM 動作, load 0mA

Figure 5. PFM 動作, load 100mA





Figure 6. PWM 動作, load 500mA

Figure 7. PWM 動作, load 1000mA






Figure 8. 負荷応答(IouT=1mA→1A)

Figure 9. 負荷応答(IoUT=1A→1mA)




Figure 10. VIN 起動波形(UVLO)

Figure 11. Vin シャットダウン波形(UVLO)




Figure 12. EN 起動波形

Figure 13. EN シャットダウン波形




Figure 14. Vin 変動 2.9V→5.5V

Figure 15. Vin 変動 5.5V→2.9V




Figure 16. Power Good (起動時)

Figure 17. Power Good (シャットダウン時)




Figure 18. 出力地絡




Figure 19. EN スレッショルド電圧




Figure 20. VIN UVLO スレッショルド電圧




Figure 21. 効率 vs 出力負荷電流




Figure 22. 出力 FET ON 抵抗 vs 入力電圧




Figure 23. Power Good MOS ON 抵抗 vs 入力電圧




Figure 24. Power Good スレッショルド電圧




Figure 25. ロードレギュレーション







Figure 26. ラインレギュレーション







2.5

Figure 29. On time vs 出力負荷電流

Figure 30. スイッチング周波数 vs 出力負荷電流

アプリケーションヒント

動作説明

BD9B331GWZ はヒステリシス制御方式の一つであるコンスタント・オンタイム方式により高速過渡応答を実現した、降圧型同期整流スイッチングレギュレータです。一般的なヒステリシス制御方式では適切なスイッチング制御を維持する為に出力電圧に一定以上のリップルが必要であり、高 ESR の出力コンデンサを使用する必要があります。BD9B331GWZは、出力検出部に独自のリップル注入方式を採用することで、低 ESR の出力コンデンサを使用した場合でも正常なスイッチング動作を維持し、また、ヒステリシス制御の弱点である周波数の変動に対しても、一定の周波数を保つように動作します。

軽負荷時は独自のパルススキップ方式を採用することで、スイッチングロスを軽減し高効率を実現しています。




Figure 31. コンスタント・オンタイム方式ブロック図

各ブロック動作説明

ソフトスタート機能

EN 端子を High にすると、ソフトスタート機能が働き起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がる為、出力電圧のオーバーシュートや突入電流を防ぐことができます。立ち上がり時間は SS 端子に接続するコンデンサの定数に依存します。ソフトスタート時間は次式で表されます。

$$T_{SS} = \frac{(C_{SS} \times V_{FB})}{I_{SS}} [\text{sec}]$$

 T_{cc} : ソフトスタート時間

 C_{SS} : ソフトスタート時間 端子接続コンデンサ

V_{FB} : FB端子電圧 0.6V (Typ)

 I_{SS} : ソフトトスタート端 子ソース電流 1.2 μ A (Typ)

例) Css = 0.01 μF 時

$$T_{SS} = (0.01[\mu\text{A}] \times 0.6 \text{ [V]}) / 1.2 [\mu\text{A}]$$

= 5.0 [msec]

SS 端子にコンデンサを接続せず、OPEN、または High にした状態で EN 端子を High にすると 1msec(Typ)の時間で出力電圧は立ち上がります。1msec 未満で出力電圧を立ち上げることはできません。

シャットダウン機能

EN 端子を Low にするとスタンバイモードとなり、基準電圧・ドライバなど全ての機能ブロックが OFF 状態になります。 スタンバイ時の回路電流は $0\mu A(Typ)$ です。

· UVLO 機能

本 IC の出力電圧を確保するために必要な入力電圧が供給されているかを検出します。また、出力のチャタリングを防ぐために検出電圧に 50mV(Typ)のヒステリシス幅を設けています。




Figure 32. ソフトスタート、シャットダウン、UVLO タイミングチャート

・パワーグッド(PGOOD)機能

FB 端子電圧が内部リファレンス電圧の 80%(0.48V)以下になると PGD 端子に内部接続されているオープンドレイン MOS が ON し、PGD 端子が $100\Omega(Typ)$ のインピーダンスでプルダウンします。FB 端子電圧が内部リファレンス電圧の 85%(0.51V)以上になると $15\mu sec$ の遅延後に PGD 端子はハイインピーダンスになります。この端子はオープンドレイン 出力なので抵抗でプルアップして使用してください。




Figure 33. パワーグッド機能タイミングチャート

・過電流保護機能(OCP)・パルスカウント式短絡保護(SCP)

High side MOS ON 時に機能する過電流検出回路を内蔵しており、過電流を検出するとスイッチング On/Off Duty を制御し、出力電圧を降下します。ここで出力電圧が設定値の 80%以下(PGOOD エラー)となってから 512 回の過電流検出を行うと、出力が OFF 状態でラッチし IC の破壊を防止します。EN を再投入するまたは、UVLO を再度解除することで出力が復帰します。




Figure 34. 過電流保護・短絡保護機能タイミングチャート

・オーバーシュートリダクション(負荷応答特性改善機能)

負荷電流が急減した場合、出力電圧が持ち上がる為、通常は Low side Power Mos が ON し続けます。その時のコイル電流の傾き ΔI_L は、 ΔI_L = - Vout /L になります。ここで、負荷電流 Iout のスルーレート ΔI_L が ΔI_L となった場合、過剰な電流が出力コンデンサにチャージされてしまい、出力電圧は持ち上がり続けます(Fig 35 点線波形)。特に出力電圧の設定値が低い時は ΔI_L が小さくなり、より顕著に出力電圧の持ち上がりを生じます。

BD9B331GWZ では Low side Power MOS が通常 PWM 動作時の約 2 倍の時間を ON し続けた時に Over shoot reduction を動作させます。HG,LG ともに OFF し、Low side MOS の body diode を通して L を流すことで、SW 端子に-Vf の電圧を発生させます。これにより $\Delta L = (-Vf - VOUT)/L$ となり、過剰な電流が出力コンデンサにチャージされることを抑制して出力電圧の持ち上がりを軽減します。




Figure 35. オーバーシュートリダクションタイミングチャート

スイッチング電源の効率について

$$\eta = \frac{V_{OUT} \times I_{OUT}}{V_{IN} \times I_{IN}} \times 100 \, [\%] = \frac{P_{OUT}}{P_{IN}} \times 100 \, [\%] = \frac{P_{OUT}}{P_{OUT} + P_{D\alpha}} \times 100 \, [\%]$$

スイッチングレギュレータの損失の要因 PDα は、下記のようなものがあげられ、これらを軽減することで効率を向上させることができます。

損失の要因

- 1) コイル、FET の ON 抵抗による損失: PD(I²R)
- 2) ゲート充放電損失: PD(Gate)
- 3) スイッチング損失: PD(SW)
- 4) コンデンサの ESR 損失: PD(ESR)
- 5) IC の動作電流損失: PD(IC)

1)
$$P_D(I^2R) = I_{OUT}^2 \times (R_{COIL} + R_{ON})$$

 R_{COIL} : コイルの DC抵抗 R_{ON} : FET のON抵抗 I_{OUT} : 出力電流

2)
$$P_D(Gate) = Cqs \times f \times V^2$$

Cqs: FETの ゲート容量f: スイッチング周波数V: FETのゲート駆動電圧

3)
$$P_D(SW) = \frac{V_{IN}^2 \times C_{RSS} \times I_{OUT} \times f}{I_{DRIVE}}$$

 C_{RSS} : FETの逆伝達容量 I_{DRIVE} : ゲートのピーク電流

4)
$$P_D(ESR) = I_{RMS}^2 \times ESR$$

 I_{RMS} :コンデンサのリップ/電流

ESR:等価直列抵抗


5)
$$P_D(IC) = V_{IN} \times I_{CC}$$

 I_{CC} : 回路電流

●許容損失 Pd について

許容損失については、熱軽減特性と IC 内消費電力の概算を掲載しておりますので目安としてご使用ください。 実装条件(基板サイズ・基板厚・メタル配線率・レイヤー数・スルーホール等)によって許容損失は大きく変化しますので、 セット基板での Pd 測定をお勧めします。IC の許容損失を上回るとサーマルシャットダウン回路が動作したり、電流能力が 減少するなど、IC 本来の性能を悪化させることにつながりますので許容損失内で十分なマージンをもってご使用願います。

〇測定条件






Figure 36. 熱軽減特性 (BD9B331GWZ)

$$P = I_{OUT}^{2} \times R_{ON}$$

$$R_{ON} = D \times R_{ONH} + (1 - D)R_{ONL}$$

D : ONデューティ(= VOUT/VIN) R_{ONH} : Highside MOS FETのオン抵抗 R_{ONL} : Lowside MOS FETのオン抵抗

 I_{OUT} : 出力電流

例) VIN = 5V, VOUT = 1V, $RONH = 23m\Omega$, $RONL = 23m\Omega$, IOUT = 3Aの時

$$D = \frac{V_{OUT}}{V_{IN}} = \frac{1}{5} = 0.2$$
 ky
 $R_{ON} = 0.2 \times 0.023 + (1 - 0.2) \times 0.023$
 $= 0.023 \, [\Omega]$
 $P = 3^2 \times 0.023 = 0.207 \, [W]$

上記の許容損失を考慮し、充分マージンを持った熱設計をしてください。

外付け部品の選定

1.コイル(L)の選定




Figure 37. 出力リップル電流

コイルの値は、出力リップル電流に大きく影響します。 式(1)のようにコイルが大きいほど、また、スイッチング周波数が 高いほどリップル電流は下がります。

$$I_{L} = \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{L \times V_{IN} \times f} [A] \qquad \cdots \qquad (1)$$

f:スイッチング周波数 I_{I} :出カリップル電流

PFM での周波数はリップル電流に依存し、コイルの値によって 損失要因の PD(I²R)、PD(Gate)、PD(SW)が変化し、効率に 影響します。

BD9B331GWZ は PFM、PWM ともに L=0.47 μ H \sim 1.0 μ H 程度で最も 損失を少なくなるように設計しています。

※コイルの定格電流値を越える電流をコイルに流しますと、コイルが磁気飽和を起こし、効率が低下します。 ピーク電流がコイルの定格電流値を超えないよう充分なマージンをもって選定してください。 また、コイルでの損失を少なくし、効率をよくするため、抵抗成分(DCR,ACR)の低いコイルを選定してください。

2.出力コンデンサ(Cout)の選定




Figure 38. 出力コンデンサ

出力側コンデンサは、出力電圧の安定領域やリップル電圧を平滑化するのに必要な等価直列抵抗を考慮して決定してください。

出カリップル電圧は、式(2)のように決定されます。

$$\Delta V_{OUT} = \Delta I_L \times ESR[V] \qquad \cdots \qquad (2)$$

ESR: Coutの等価直列抵抗 ΔI_{I} : 出カリップル電流

※コンデンサの定格は、出力電圧に対し充分なマージンをもって選定してください。 ESR の値が低い方が出力リップル電圧を小さくすることができるため、22μF~ 100μF 程度のセラミックコンデンサを推奨します。

また、COUTの最大値について、起動時は VOUT を設定値まで上昇させるため、COUT に電荷をチャージしますが、大容量の COUT を実装すると大きな電流が必要です。 その電流により過電流保護機能(OCP)を検出すると、正常な起動をできない ことがあります。

式(3)の条件を満足するように Cout の最大値を決定して下さい。

$$C_{OUT} > \frac{T_{SS} \times I_{OCP}}{V_{OUT}}$$
[F] ... (3)

 T_{SS} :ソフトスタート時間 (12ページ参照)

 I_{OCP} :過電流検出(min) 約6.5A

3. 入力コンデンサ(CIN)の選定




Figure 39. 入力コンデンサ

入力側コンデンサの選定におきましては、大きな過渡電圧を防止するために大きなリップル電流に充分対応できる大きさの低 ESR の入力コンデンサである必要があります。リップル電流 I_{RMS} は式(4)で与えられます。

$$I_{RMS} = I_{OUT} \times \frac{\sqrt{V_{OUT} \times (V_{IN} - V_{OUT})}}{V_{IN}} [A] \qquad \cdots \qquad (4)$$

<ワースト条件> I_{RMS(max)}

$$V_{\mathit{IN}}$$
 = $2 \times V_{\mathit{OUT}}$ の時 、 $I_{\mathit{RMS}} = \frac{I_{\mathit{OUT}}}{2}$

例) BD9B331GWZ when V_{IN} =5.5V, V_{OUT} =2.75V, I_{OUTmax} =3A の時

$$I_{RMS} = 3 \times \frac{\sqrt{2.75 \times (5.5 - 2.75)}}{5.5} = 1.5 \text{ [Arms]}$$

4.フィードバックコンデンサ

一般的に固定オンタイム制御ではフィードバック電圧にコンパレータが安定動作するために十分な量のリップル電圧が必要です。本 IC は IC 内部でフィードバック電圧にリップルを注入することにより、セラミックコンデンサなどの低 ESR 出力コンデンサに対応できるように設計されています。適切なリップルを注入するため、フィードバックコンデンサには100pF~200pF 程度を接続してください。

5. 出力電圧の設定

出力電圧 VouT は次式(5)により決定されます。

$$V_{OUT} = \left(\frac{R_2}{R_1} + 1\right) \times V_{FB} \qquad \cdots \qquad (5)$$

 V_{FB} :FB端子電圧(0.6V Typ.)

R1、R2 を調節することで自由に出力電圧を設定できます。

出力電圧設定範囲は 0.6V~PVcc×0.8V

R1、R2 には PFM での損失を考慮して、 $100k\Omega$ 程度の抵抗値を ご使用ください。




Figure 40. 出力電圧設定抵抗

6.ブートストラップコンデンサについて

ブートストラップコンデンサ CBOOT の値は 0.1μ F を推奨します。SW ピンと BOOT ピンの間に接続してください。 ブートストラップコンデンサの容量は温度特性、DC バイアス特性、AC 特性等を考慮して最小値を 0.047μ F より下回らないように設定してください。

推奨部品回路図




Figure 41. 推奨部品回路図

- EN
 - イネーブル端子にて出力制御を行う場合、外部より制御信号を与えてください。
- RES
 - グラウンドに接地してください。
- R4

Power GOOD プルアップ用抵抗です。Power GOOD 機能を使用しない場合は、PGD 端子をオープンにするか、グラウンドに接地して下さい。

推奨部品リスト

Part No	Value	Manufacturer	Part number	Size(mm)
U1	-	ROHM	BD9B331GWZ	1.98*1.80*0.33
L1	1.0µH	TOKO	DFE252010F-1R0M	2520
C1	22µF ^(Note 4)	MURATA	GRM219 Series 10V	2012
C2	-	-	-	-
C3	22µF	MURATA	GRM188 Series 4V	1608
C4	-	-	-	-
C5	100pF	MURATA	GRM033 Series	0603
C6	0.1uF	MURATA	GRM033 Series	0603
C7	1000pF	ROHM	MCR006 Series	0603
C8	-	-	-	-
R1	100kΩ	ROHM	MCR006 Series	0603
R2	200kΩ	ROHM	MCR006 Series	0603
R3	100Ω	ROHM	MCR006 Series	0603
R4	100kΩ	ROHM	MCR006 Series	0603

(Note 4) 入力コンデンサの容量は温度特性、DC バイアス特性、AC 特性等を考慮して最小値を 8µF より下回らないように設定してください。

※上記定数はあくまで弊社評価基板上での数値であり実機での十分なご評価をお願いいたします。

PCB レイアウト設計について

降圧 DC/DC コンバータでは、パルス状の大電流が 2 つのループを流れます。1 つ目のループは、上側の FET が ON している時に流れるループで、入力キャパシタ CIN より始まり、FET、インダクタ L、出力キャパシタ COUT を通り、COUT の GND から CIN の GND へと帰ります。2 つ目のループは、下側の FET が ON している時に流れるループで、下側の FET より始まり、インダクタ L、出力キャパシタ COUT を通り COUT の GND から下側の FET の GND へと帰ります。これら 2 つのループをできるだけ太く短くトレースすることで、ノイズを減らし、効率を上げることができます。特に入力 キャパシタ、出力キャパシタは GND プレーンに接続することをお勧めします。PCB レイアウトによって、DC/DC コンバータは、その発熱・ノイズ・効率特性すべてに大きな影響を与えます。





Figure.42 降圧コンバータの電流ループ


そのため、PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

- ・入力キャパシタは、IC の PVcc 端子に可能な限り近く IC と同じ面に配置してください。
- ・PCB 上に使用していないエリアがある場合は、IC や周辺部品の放熱を助けるため GND ノードの銅箔プレーンを配置してください。
- ・SW 等のスイッチングノードは、他ノードへの AC 結合によるノイズの影響が懸念されるため、コイルに可能な限り 太く短くトレースしてください。
- ・FBにつながるラインは、SWのノードとは可能な限り離してください。
- ・出力キャパシタは入力から高調波ノイズの影響を避けるため、入力コンデンサから離して配置して下さい。


PCB レイアウト例








TOP layer



Middle layer



Bottom layer

Figure 43. PCB レイアウト例

端子等価回路図




Figure 44. I/O 入出力等価回路図

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSIのすべての電源端子について電源ーグラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を 含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなどの対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることができる範囲です。電気特性については各項目の条件下において保証されるものです。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 ― 続き

11. 未使用の入力端子の処理について

CMOSトランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。 この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

〇抵抗では、GND>(端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

〇また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 45. モノリシック IC 構造例

13. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮の上定数を決定してください。

14. 安全動作領域について

本製品を使用する際には、出カトランジスタが絶対最大定格及び ASO を超えないよう設定してください。

15. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一 許容損失を超えた状態が継続すると、チップ温度 Tj が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 Tj が低下しても停止状態が継続するため、動作を再開するためには電源を再投入する必要があります。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計等は、絶対に避けてください。

16. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。


17. 外乱光の影響について

WL-CSP のようにシリコン面の一部が露出しているデバイスは、外乱光が当たると光電効果により特性に影響を与える恐れがあります。フィルタの設置や遮光など外乱光の影響を受けない設計をしてください。


発注形名情報



標印図



外形寸法図と包装・フォーミング仕様



改訂履歴

日付	版	変更内容
2015.01.28	001	新規作成
2015.05.27	002	誤記修正

ご注意

ローム製品取扱い上の注意事項

1. 本製品は一般的な電子機器(AV機器、OA機器、通信機器、家電製品、アミューズメント機器等)への使用を意図して設計・製造されております。従いまして、極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険若しくは損害、又はその他の重大な損害の発生に関わるような機器又は装置(医療機器(Note 1)、輸送機器、交通機器、航空宇宙機器、原子力制御装置、燃料制御、カーアクセサリを含む車載機器、各種安全装置等)(以下「特定用途」という)への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

Ī	日本	USA	EU	中国
ſ	CLASSⅢ	CL ACCIII	CLASS II b	Ⅲ 米五
ſ	CLASSIV	CLASSⅢ	CLASSⅢ	Ⅲ類

- 2. 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、かかる誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 3. 本製品は、一般的な電子機器に標準的な用途で使用されることを意図して設計・製造されており、下記に例示するような特殊環境での使用を配慮した設計はなされておりません。従いまして、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂ 等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合。
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用。
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用された場合も、残渣の洗浄は確実に行うことをお薦め致します)、又ははんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合。
 - ⑧本製品が結露するような場所でのご使用。
- 4. 本製品は耐放射線設計はなされておりません。
- 5. 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- 6. パルス等の過渡的な負荷 (短時間での大きな負荷) が加わる場合は、お客様製品に本製品を実装した状態で必ず その評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、 本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 7. 許容損失(Pd)は周囲温度(Ta)に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、 必ず温度測定を行い、ディレーティングカーブ範囲内であることをご確認ください。
- 8. 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 9. 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- 1. ハロゲン系(塩素系、臭素系等)の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- 2. はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせて頂きます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

Notice-PGA-J Rev.001

応用回路、外付け回路等に関する注意事項

- 1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラッキ等を考慮して十分なマージンをみて決定してください。
- 2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、 実際に使用する機器での動作を保証するものではありません。従いまして、お客様の機器の設計において、回路や その定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行って ください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施の上、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

- 1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがあります のでこのような環境及び条件での保管は避けてください。
 - ①潮風、CI₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ②推奨温度、湿度以外での保管
 - ③直射日光や結露する場所での保管
 - 4)強い静電気が発生している場所での保管
- 2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認した上でご使用頂くことを推奨します。
- 3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱いください。天面方向が 遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する 危険があります。
- 4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行った上でご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに QR コードが印字されていますが、QR コードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は外国為替及び外国貿易法に定める規制貨物等に該当するおそれがありますので輸出する場合には、ロームにお問い合わせください。

知的財産権に関する注意事項

- 1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
- 2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
- 3. ロームは、本製品又は本資料に記載された情報について、ローム若しくは第三者が所有又は管理している知的財産権 そ の他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。 但し、本製品を通常 の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

- 1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
- 2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
- 3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
- 4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社若しくは第三者の商標又は登録商標です。

Notice-PGA-J Rev.001

一般的な注意事項

- 1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
- 2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
- 3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。

Notice – WE Rev.001