

7.0V~36V 入力、2.5A MOSFET 内蔵 1ch 同期整流降圧 DC/DC コンバータ

BD9E301EFJ-LB BD9E301UEFJ-LB

概要

本製品は産業機器市場へ向けた、長期の供給を保证するランクの製品です。

これらのアプリケーションとして、ご使用される場合に最適な商品です。

BD9E301EFJ-LB BD9E301UEFJ-LBは低ON抵抗のパワーMOSFETを内蔵した同期整流降圧型スイッチングレギュレータです。

広い入力電圧範囲 (7V~36V)をもち、5.0Vなどの低電圧を作る電源です。電流モード制御DC/DCコンバータのため高速な過渡応答性能を持ち、位相補償についても容易に設定することが可能です。

重要特性

- 入力電圧範囲: 7.0V ~ 36V
- 出力電圧範囲: 1.0V ~ $V_{IN} \times 0.7V$
- 出力電流: 2.5A (Max)
- スイッチング周波数: 570kHz (Typ)
- 上側 MOSFET オン抵抗: 170mΩ (Typ)
- 下側 MOSFET オン抵抗: 140mΩ (Typ)
- スタンバイ電流: 0μA (Typ)

パッケージ

HTSOP-J8


W (Typ) x D (Typ) x H (Max)
4.90mm x 6.00mm x 1.00mm

特長

- 産業機器に適した長期の供給保証
- 同期整流型 1ch DC/DC コンバータ
- 過電流保護
- 短絡保護
- 過熱遮断保護
- 低電圧誤動作防止保護
- ソフトスタート機能
- HTSOP-J8 パッケージ (裏面放熱)

用途

- 産業機器、FA 用産業機器向け電源
- 家電製品など民生機器用の DC/DC 電源
- 12V、24V の分散型電源システム



HTSOP-J8

基本アプリケーション回路




Figure 1. アプリケーション回路

端子配置図




Figure 2. 端子配置図

端子説明

端子番号	記 号	機 能
1	BOOT	この端子と SW 端子の間にブートストラップコンデンサ 0.1μF を接続します。 このコンデンサの電圧が上側 MOSFET のゲート駆動電圧になります。
2	VIN	スイッチングレギュレータの電源端子です。 この端子はスイッチングレギュレータ出力段及び制御用回路に電源を供給します。 推奨値として 10μF のセラミックコンデンサを接続してください。
3	EN	この端子を Low (0.8V 以下)にすると、デバイスが強制的にシャットダウンモードに入ります。 この端子を High (2.5V 以上)にすると、デバイスがイネーブルになります。この端子は 終端する必要があります。
4	AGND	制御用回路のグラウンド端子です。
5	FB	出力電圧フィードバック端子です。 gm エラーアンプの反転入力部です。出力電圧設定の抵抗算出方法は 21 ページを参照してく ださい。
6	COMP	gm エラーアンプの出力及び PWM コンパレータの入力端子です。 この端子に位相補償部品を接続します。定数設定方法は 22 ページを参照してください。
7	PGND	スイッチングレギュレータ出力段のグラウンド端子です。
8	SW	インダクタのスイッチノードの接続端子です。 上側 MOSFET のソース、下側 MOSFET のドレインに接続されています。この端子と BOOT 端子間にブートストラップコンデンサ 0.1μF を接続します。インダクタを直流重畳特性に注 意して接続してください。
-	E-Pad	裏面放熱用パッドです。複数のビアを使用して内部の PCB グラウンドプレーンに接続する ことで優れた放熱特性が得られます。

ブロック図




Figure 3. ブロック図

各ブロック動作説明

- VREG3
内部基準電圧 3V (Typ)を生成するブロックです。
- VREG
内部基準電圧 5V (Typ)を生成するブロックです。
- BOOTREG
ゲート駆動電圧を生成するブロックです。
- TSD
熱保護ブロックです。熱保護回路は IC 内部が 175°C (Typ)以上になると IC をシャットダウンします。また、温度が低下すると、25°C (Typ)のヒステリシスをもって復帰します。
- UVLO
低電圧誤動作防止ブロックです。VIN が 6.4V (Typ)以下で IC をシャットダウンします。なお、本スレッシュホールド電圧は 200mV (Typ)のヒステリシスを持っています。
- ERR
基準電圧と出力電圧のフィードバック電圧を比較する回路です。この比較結果と COMP 端子電圧により、スイッチングデューティが決定されます。また、起動時はソフトスタートがかかるため、COMP 端子電圧は内部のスロープ電圧に制限されます。
- OSC
発振周波数を発生させるブロックです。
- SLOPE
OSC にて生成されたクロックから三角波を生成し、上側 MOSFET の電流センス信号と三角波を合成した電圧を PWM コンパレータへ送ります。
- PWM
誤差増幅器の出力 COMP 端子電圧と、SLOPE 部の信号を比較し、スイッチング Duty を決定します。
- DRIVER LOGIC
DC/DC ドライバブロックです。PWM からの信号を入力し、MOSFET を駆動します。
- SOFT START
起動時の電流に制限をかけながら緩やかに出力電圧が立ち上がるため、出力電圧のオーバーシュートや突入電流を防ぐことができます。
- OCP
過電流時、上側 MOSFET に流れる電流をスイッチング周波数の 1 サイクルごとに制限します。
- RCP
過電流時、下側 MOSFET に流れる電流を制限します。
- SCP
短絡保護回路は、FB 端子電圧が 0.85V (Typ)を下回り、その状態が 1.0msec (Typ)継続すると 16msec (Typ)間動作を停止しその後再起動します。
- OVP
過電圧保護機能は、FB 端子電圧が 1.30V (Typ)を上回ると、出力段の MOSFET を OFF します。出力電圧が低下するとヒステリシスをもって復帰します。

絶対最大定格 (Ta = 25°C)

項 目	記号	定 格	単位
電源電圧	V _{IN}	-0.3 ~ +40	V
EN 端子電圧	V _{EN}	-0.3 ~ +40	V
BOOT-GND 間電圧	V _{BOOT}	-0.3 ~ +45	V
BOOT-SW 間電圧	ΔV _{BOOT}	-0.3 ~ +7	V
FB 端子電圧	V _{FB}	-0.3 ~ +7	V
COMP 端子電圧	V _{COMP}	-0.3 ~ +7	V
SW 端子電圧	V _{SW}	-0.5 ~ V _{IN} + 0.3	V
許容損失 ^(Note 1)	P _d	3.75 ^(Note 1)	W
動作ジャンクション温度範囲	T _j	-40 ~ +150	°C
保存温度範囲	T _{stg}	-55 ~ +150	°C

(Note 1) HTSOP-J8 : 70mm×70mm 厚さ 1.6mm 4 層ガラスエポキシ基板実装時、Ta ≥ 25°C の場合は、30.08mW/°C で減ずる。

注意 1 : 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

注意 2 : ジャンクション温度が 125°C を超えると長期信頼性が低減します。

推奨動作条件

項 目	記号	定 格			単位
		最小	標準	最大	
電源電圧	V _{IN}	7.0	-	36	V
出力電流	I _{OUT}	0	-	2.5	A
出力電圧設定範囲	V _{RANGE}	1.0 ^(Note 2)	-	V _{IN} × 0.7	V

(Note 2) 出力パルス幅が 150nsec (Typ) 以上となる出力電圧設定でご使用ください。(出力電圧設定方法については 21 ページを参照してください。)

電気的特性 (特に指定のない限り V_{IN}=24V V_{EN} = 3V Ta=25°C)

項 目	記号	規格値			単位	条件
		最小	標準	最大		
V _{IN} 回路電流	I _{OPR}	-	1.5	2.5	mA	V _{FB} = 1.1V No switching
V _{IN} スタンバイ電流	I _{STBY}	-	0	10	μA	V _{EN} = 0V
基準電圧 (V _{REF})	V _{FB}	0.98	1.00	1.02	V	
FB 入力バイアス電流	I _{FB}	-1	0	1	μA	V _{FB} = 0V
スイッチング周波数	F _{OSC}	484	570	656	kHz	
最大デューティ比	Maxduty	85	90	95	%	
上側 MOSFET ON 抵抗	R _{ONH}	-	170	-	mΩ	I _{SW} = 100mA
下側 MOSFET ON 抵抗	R _{ONL}	-	140	-	mΩ	I _{SW} = 100mA
電流制限スレッシュホールド	I _{LIMIT}	-	5.0	-	A	
低電圧誤動作保護回路スレッシュホールド	V _{UVLO}	6.1	6.4	6.7	V	V _{IN} 立ち下げ時
低電圧誤動作保護回路ヒステリシス	V _{UVLOHYS}	100	200	300	mV	
EN ON 電圧スレッシュホールド	V _{ENH}	2.5	-	V _{IN}	V	
EN OFF 電圧スレッシュホールド	V _{ENL}	-	-	0.8	V	
EN 端子入力電流	I _{EN}	2.1	4.2	8.4	μA	V _{EN} = 3V
ソフトスタート時間	T _{SS}	1.5	3.0	6.0	msec	EN 立ち上げ ^② ~ FB=0.85V

- ① V_{FB} : FB 端子電圧, V_{EN} : EN 端子電圧
- ② 電流能力は P_d を超えないこと。

特性データ (参考データ)




Figure 4. 回路電流 vs ジャンクション温度




Figure 5. スタンバイ電流 vs ジャンクション温度




Figure 6. 基準電圧 vs ジャンクション温度




Figure 7. FB 入力バイアス電流 vs ジャンクション温度

特性データ (参考データ) - 続き




Figure 8. スイッチング周波数 vs ジャンクション温度




Figure 9. 最大デューティ比 vs ジャンクション温度




Figure 10. 上側 MOSFET ON 抵抗 vs ジャンクション温度




Figure 11. 下側 MOSFET ON 抵抗 vs ジャンクション温度

特性データ (参考データ) ー 続き




Figure 12. 電流制限スレッシュホールド vs 入力電圧




Figure 13. UVLO スレッシュホールド vs ジャンクション温度




Figure 14. UVLO ヒステリシス vs ジャンクション温度




Figure 15. EN ON/OFF スレッシュホールド vs ジャンクション温度

特性データ (参考データ) - 続き




Figure 16. EN 端子流入電流 vs ジャンクション温度




Figure 17. ソフトスタート時間 vs ジャンクション温度

アプリケーション特性データ (参考データ)




Figure 18. 効率 vs 出力負荷電流
($V_{OUT} = 3.3V$, $L = 6.8\mu H$)




Figure 19. 効率 vs 出力負荷電流
($V_{OUT} = 5.0V$, $L = 6.8\mu H$)




Figure 20. 効率 vs 出力負荷電流
($V_{OUT} = 12V$, $L = 6.8\mu H$)

アプリケーション特性データ（参考データ） — 続き




Figure 21. 起動波形 ($V_{IN} = EN$)
($V_{OUT} = 5.0V$)




Figure 22. シャットダウン波形 ($V_{IN} = EN$)
($V_{OUT} = 5.0V$)




Figure 23. 起動波形 ($EN = 0V \rightarrow 5V$)
($V_{OUT} = 5.0V$)




Figure 24. シャットダウン波形 ($EN = 5V \rightarrow 0V$)
($V_{OUT} = 5.0V$)

アプリケーション特性データ（参考データ） — 続き




Figure 25. V_{OUT} リップル波形
($V_{IN} = 24V$, $V_{OUT} = 5V$, $I_{OUT} = 0A$)




Figure 26. V_{OUT} リップル波形
($V_{IN} = 24V$, $V_{OUT} = 5V$, $I_{OUT} = 2.5A$)




Figure 27. V_{IN} リップル波形
($V_{IN} = 24V$, $V_{OUT} = 5V$, $I_{OUT} = 0A$)




Figure 28. V_{IN} リップル波形
($V_{IN} = 24V$, $V_{OUT} = 5V$, $I_{OUT} = 2.5A$)

アプリケーション特性データ（参考データ） — 続き




Figure 29. SW 波形
($V_{IN} = 12\text{V}$, $V_{OUT} = 5\text{V}$, $I_{OUT} = 2.5\text{A}$)




Figure 30. SW 波形
($V_{IN} = 24\text{V}$, $V_{OUT} = 5\text{V}$, $I_{OUT} = 2.5\text{A}$)

アプリケーション特性データ（参考データ） — 続き




Figure 31. VOUT ラインレギュレーション




Figure 32. VOUT ラインレギュレーション




Figure 33. VOUT ラインレギュレーション

アプリケーション特性データ（参考データ） ー続き




Figure 34. V_{OUT} ロードレギュレーション
(V_{OUT} = 3.3V)




Figure 35. V_{OUT} ロードレギュレーション
(V_{OUT} = 5.0V)




Figure 36. V_{OUT} ロードレギュレーション
(V_{OUT} = 12V)

アプリケーション特性データ（参考データ） — 続き




Figure 37. 位相特性
($V_{IN}=24V$, $V_{OUT}=3.3V$, $I_{OUT}=2.5A$, $C_{OUT}=\text{Ceramic}22\mu F \times 2$)




Figure 38. 位相特性
($V_{IN}=24V$, $V_{OUT}=5V$, $I_{OUT}=2.5A$, $C_{OUT}=\text{Ceramic}22\mu F \times 2$)




Figure 39. 負荷応答波形 $I_{OUT}=0mA - 2.5A$
($V_{IN}=24V$, $V_{OUT}=3.3V$, $C_{OUT}=\text{Ceramic}22\mu F \times 2$)




Figure 40. 負荷応答波形 $I_{OUT}=0mA - 2.5A$
($V_{IN}=24V$, $V_{OUT}=5.0V$, $C_{OUT}=\text{Ceramic}22\mu F \times 2$)

機能説明

1. イネーブル制御

EN 端子に印加される電圧によって、IC の動作をコントロールできます。VEN が 2.5V (Typ)に達すると内部回路が動作し IC が起動します。EN 端子にてシャットダウン制御を行う場合は、シャットダウン区間 (EN の Low 区間)を 100μs 以上に設定してください。




Figure 41. イネーブル制御タイミングチャート

2.) 保護機能

保護回路は突発的な事故による破壊防止に有効であるため、保護動作の連続的な使用はしないでください。

(1) 短絡保護機能 (SCP)

短絡保護回路は、FB 端子電圧を内部基準電圧 VREF と比較し FB 端子電圧が 0.85V (Typ)を下回り、その状態が 1.0msec (Typ)継続すると 16msec (Typ)間動作を停止しその後再起動します。

Table 1. 短絡保護機能

EN 端子	FB 端子	短絡保護機能	スイッチング周波数
2.5V 以上	$0.30\text{V (Typ)} \geq \text{FB}$	有効	142.5kHz (Typ)
	$0.30\text{V (Typ)} > \text{FB} \geq 0.85\text{V (Typ)}$		285kHz (Typ)
	$\text{FB} > 0.85\text{V (Typ)}$		570kHz (Typ)
0.8V 以下	-	無効	OFF




Figure 42. 短絡保護機能 (SCP) タイミングチャート

(2) 低電圧誤動作防止 (UVLO)

低電圧誤動作防止回路は、VIN 端子電圧をモニタします。

VIN 端子電圧が 6.4V (Typ)以下の時、スタンバイ状態になります。

VIN 端子電圧が 6.6V (Typ)以上の時、起動動作になります。




Figure 43. UVLO タイミングチャート

(3) サーマルシャットダウン機能 (TSD)

チップ温度が $T_j=175^{\circ}\text{C}$ を超えると DC/DC コンバータの出力を停止します。熱遮断回路は、あくまでも $T_{j\text{max}}=150^{\circ}\text{C}$ を超えた異常状態下での熱的暴走から IC を遮断することを目的とした回路であり、セットの保護及び保障を目的としていません。よって、この回路の機能を利用したセットの保護設計はしないでください。

(4) 上側過電流保護機能 (OCP)

上側 MOSFET に流れる電流をスイッチング周期ごとに監視しており、過電流を検出するとオンデューティを制限し出力電圧を下げることで保護します。

(5) 下側過電流保護回路 (RCP)

下側 MOSFET に流れる電流を監視しており、過電流を検出すると出力段の MOSFET を OFF することで保護します。

(6) 過電圧保護回路 (OVP)

過電圧保護機能 (OVP)は、FB 端子電圧を内部基準電圧 VREF と比較し FB 端子電圧が 1.30V (Typ)を上回ると、出力段の MOSFET を OFF します。出力電圧が低下するとヒステリシスを持って復帰します。

応用回路例




Figure 44. アプリケーション回路

Table 2. 標準的な推奨回路定数

VIN	12V			24V		
VOUT	3.3V			5V		
CIN	10μF	10μF	10μF	10μF	10μF	10μF
CBOOT	0.1μF	0.1μF	0.1μF	0.1μF	0.1μF	0.1μF
L	4.7μH	4.7μH	4.7μH	6.8μH	6.8μH	6.8μH
R1	6.8kΩ	6.8kΩ	6.8kΩ	12kΩ	12kΩ	12kΩ
R2	3.0kΩ	3.0kΩ	3.0kΩ	3.0kΩ	3.0kΩ	3.0kΩ
R3	6.8kΩ	6.8kΩ	6.8kΩ	15kΩ	15kΩ	15kΩ
C1	-	-	-	-	-	-
C2	6800pF	6800pF	6800pF	4700pF	4700pF	4700pF
COUT	Ceramic 22μF×2	Ceramic 10μF×3	Ceramic 10μF 及び Aluminum 100μF	Ceramic 22μF×2	Ceramic 10μF×3	Ceramic 10μF 及び Aluminum 100μF

アプリケーション部品選定方法

1. 出力 LC フィルタ 定数

DC/DC コンバータでは負荷に連続的な電流を供給するために、出力電圧の平滑化用の LC フィルタが必要です。インダクタンス値の大きなコイルを選択するとコイルに流れるリップル電流 ΔI_L が小さくなり、出力電圧に発生するリップル電圧が小さくなりますが負荷過渡応答特性は遅くなります。インダクタンス値の小さなコイルを選択すると、過渡応答特性は速くなりますがコイルのリップル電流が大きくなり、出力電圧におけるリップル電圧が大きくなるというトレードオフの関係になります。ここでは、コイルのリップル電流成分の大きさが平均出力電流 (平均コイル電流) の 20%~50%程度となるようにインダクタンス値を選定します。




Figure 45. インダクタに流れる電流波形




Figure 46. 出力 LC フィルタ回路

ここで $V_{IN} = 24V$, $V_{OUT} = 5V$, $L = 6.8\mu H$, スイッチング周波数 $F_{OSC} = 570kHz$, で計算するとコイルリップル電流 ΔI_L は次式になります。

$$\Delta I_L = V_{OUT} \times (V_{IN} - V_{OUT}) \times \frac{1}{V_{IN} \times F_{OSC} \times L} = 1.0 \text{ [A]}$$

また、使用するコイルの飽和電流は、最大出力電流にコイルリップル電流 ΔI_L の 1/2 を足し合わせた電流よりも大きいものを選択してください。出力キャパシタ C_{OUT} は、出力リップル電圧特性に影響を与えます。必要とされるリップル電圧特性を満たせるように出力キャパシタ C_{OUT} を選定してください。

出力リップル電圧は次式で表されます。

$$\Delta V_{RPL} = \Delta I_L \times \left(R_{ESR} + \frac{1}{8 \times C_{OUT} \times F_{OSC}} \right) \text{ [V]}$$

ここで R_{ESR} は出力キャパシタの等価直列抵抗
 $C_{OUT} = 44\mu F$, $R_{ESR} = 10m\Omega$ とすると、出力リップル電圧は

$$\Delta V_{RPL} = 1.0 \times \left(10m + \frac{1}{8 \times 44\mu \times 570k} \right) = 15 \text{ [mV]}$$

と計算されます。

* 出力キャパシタ C_{OUT} の値を選定する際は、 C_{OUT} 以外に V_{OUT} に接続されるキャパシタ値 C_{LOAD} に注意してください。IC 起動時に C_{OUT} 及び C_{LOAD} に充電電流が流れますが、この充電はソフトスタート時間内に完了する必要があります。ソフトスタート時間を超えて充電が続くと過電流保護回路が動作し、IC が起動しない場合があります。 C_{OUT} 以外に V_{OUT} に接続可能な最大キャパシタ値 $C_{LOAD} (max)$ は下の条件式より算出してください。

$$\text{起動時のコイルリップル電流最大値 } I_{LSTART} < \text{電流制限スレッショルド } 3.8[A] \text{ (min)}$$

ここで、起動時のコイルリップル電流最大値 (I_{LSTART})は次式で表されます。

$$I_{LSTART} = \text{起動時出力最大負荷電流 (} I_{OMAX} \text{)} + \text{出力キャパシタへの充電電流 (} I_{CAP} \text{)} + \frac{\Delta I_L}{2}$$

また、出力キャパシタへの充電電流は次式で表されます。


$$I_{CAP} = \frac{(C_{OUT} + C_{LOAD}) \times V_{OUT}}{T_{SS}} \text{ [A]}$$

上式より、 $V_{IN} = 24\text{V}$, $V_{OUT} = 5\text{V}$, $L = 6.8\mu\text{H}$, $I_{OMAX} = 2.5\text{A (max)}$, スイッチング周波数 $F_{OSC} = 484\text{kHz (min)}$, 出力キャパシタ $C_{OUT} = 44\mu\text{F}$, ソフトスタート時間 $T_{SS} = 1.5\text{ms (min)}$ 時の V_{OUT} に接続可能な最大出力負荷容量 $C_{LOAD} \text{ (max)}$ を計算すると次式になります。

$$C_{LOAD} \text{ (max)} < \frac{(3.8 - I_{OMAX} - \Delta I_L / 2) \times T_{SS}}{V_{OUT}} - C_{OUT} = 165 \text{ } [\mu\text{F}]$$

2. 出力電圧設定

フィードバック抵抗比によって出力電圧値を設定できます。



$$V_{OUT} = \frac{R_1 + R_2}{R_2} \times 1.0 \text{ [V]}$$

※ BD9E301EFJ-LB BD9E301UEFJ-LBは全負荷領域で安定して出力可能な最小パルス幅が 150nsec となっています。以下の式を満たす入出力条件にてご使用ください。

$$150(\text{nsec}) \leq \frac{V_{OUT}}{V_{IN} \times F_{OSC}}$$

Figure 47. フィードバック抵抗回路

3. 入力電圧起動について




Figure 48. 入力電圧起動時間

本 IC はソフトスタート機能が内蔵されており、出力電圧は内部で決められた時間に従って起動します。UVLO 解除後、ソフトスタート動作中も出力可能な電圧範囲は入力電圧の 70%以下となります。ソフトスタート起動後の入力電圧が以下となるよう注意してください。

$$V_{IN} \geq \frac{V_{OUT} \times 0.85}{0.7} \text{ [V]}$$

4. 位相補償部品

電流モード制御の降圧 DC/DC コンバータは、エラーアンプと負荷によって形成される 2 つのポールと、位相補償にて付加する 1 つのゼロ点を持つ 2-pole 1-zero システムです。位相補償抵抗 R_{CMP} は、DC/DC コンバータのループゲインが 0dB となる、クロスオーバー周波数 F_{CRS} を決定します。このクロスオーバー周波数 F_{CRS} を高く設定した場合、高速な過渡負荷応答特性が得られますが、安定性が悪くなります。一方、クロスオーバー周波数 F_{CRS} を低く設定した場合は、非常に安定した特性になりますが、過渡負荷応答特性は遅くなります。

(1) 位相補償抵抗 R_{CMP} の選定

位相補償抵抗 R_{CMP} は、次式にて求めることができます。

$$R_{CMP} = \frac{2\pi \times V_{OUT} \times F_{CRS} \times C_{OUT}}{V_{FB} \times G_{MP} \times G_{MA}} \quad [\Omega]$$

V_{OUT} : 出力電圧, F_{CRS} : クロスオーバー周波数, C_{OUT} : 出力キャパシタ, V_{FB} : フィードバック基準電圧 (1.0V (Typ)), G_{MP} : カレントセンスゲイン (7A/V (Typ)), G_{MA} : エラーアンプトランスコンダクタンス (150 μ A/V (Typ))

(2) 位相補償容量 C_{CMP} の選定

DC/DC コンバータを安定動作させるために、負荷によって形成されるポールによる位相遅れをキャンセルするゼロ点 (位相進み) を位相補償容量 C_{CMP} にて決定します。

クロスオーバー周波数の 1/6 以下の位置にゼロ点を挿入することで、多くの場合良好な特性が得られます。

位相補償容量 C_{CMP} は、次式にて求めることができます。

$$C_{CMP} = \frac{1}{2\pi \times R_{CMP} \times F_Z} \quad [F]$$

F_Z : 挿入されるゼロ点

(3) ループ安定性について

DC/DC コンバータの安定性を確保するため、十分な位相マージンを持っていることを実機にて確認してください。ワースト条件において、最低 45° 以上の位相マージンを確保することを推奨します。また、フィードフォワードキャパシタ C_{RUP} は、 R_{UP} 抵抗と共にゼロ点を形成し、その限られた周波数領域において位相マージンを大きくする用途で使われます。また、 C_{RUP} は、 R_{UP} 抵抗値が R_{UP} と R_{DW} の並列合成抵抗値よりも大きい場合に効果的です。




Figure 49. 位相補償回路




Figure 50. ボード線図

PCB レイアウト設計について

降圧 DC/DC コンバータでは、パルス状の大電流が 2 つのループを流れます。1 つ目のループは、上側の FET が ON している時に流れるループで入力キャパシタ C_{IN} より始まり、FET、インダクタ L 、出力キャパシタ C_{OUT} を通り、 C_{OUT} の GND から C_{IN} の GND へと帰ります。2 つ目のループは、下側の FET が ON している時に流れるループで下側の FET より始まり、インダクタ L 、出力キャパシタ C_{OUT} を通り C_{OUT} の GND から下側の FET の GND へと帰ります。これら 2 つのループをできるだけ太く短くトレースすることで、ノイズを減らし効率を上げることができます。特に入力キャパシタ、出力キャパシタは GND プレーンに接続することをお勧めします。PCB レイアウトによって、DC/DC コンバータは、その発熱・ノイズ・効率特性すべてに大きな影響を与えます。






Figure 51. 降圧コンバータの電流ループ

そのため、PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

- ・入力キャパシタは IC の VIN 端子に可能な限り近く、IC と同じ面に配置してください。
- ・PCB 上に使用していないエリアがある場合は、IC や周辺部品の放熱を助けるためノードの銅箔プレーンを配置してください。
- ・SW などのスイッチングノードは、他ノードへの AC 結合によるノイズの影響が懸念されるため、コイルに可能な限り太く短くトレースしてください。
- ・FB、COMP につながるラインは、SW のノードとは可能な限り離してください。
- ・出力キャパシタは、入力から高調波ノイズの影響を避けるため、入力コンデンサから離して配置してください。



Top Layer




Bottom Layer

Figure 52. 評価ボードレイアウト

熱損失について

許容損失カーブに入ることを十分考慮の上、基板パターン、周辺回路の設計が必要です。



$\theta_{JA}=33.3^{\circ}\text{C/W}$
4層基板実装時 (裏面半田実装時)
70mm×70mm、厚さ 1.6mm 4層ガラスエポキシ基板

Figure 53. 熱軽減特性 (HTSOP-J8)

入出力等価回路図




Figure 54. 入出力等価回路図

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れる等の対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。その際、デジタル系電源とアナログ系電源は、それらが同電位であっても、デジタル系電源パターンとアナログ系電源パターンは分離し、配線パターンの共通インピーダンスによるアナログ電源へのデジタル・ノイズの回り込みを抑止してください。グラウンドラインについても、同様のパターン設計を考慮してください。

また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量ぬけが起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 熱設計について

万一、許容損失を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。本仕様書の絶対最大定格に記載しています許容損失は、70mm x 70mm x 1.6mm 4 層ガラスエポキシ基板実装、放熱用銅箔面積 70mm x 70mm 時の値であり、これを超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用する等の対策をして、許容損失を超えないようにしてください。

6. 推奨動作条件について

この範囲であればほぼ期待通りの特性を得ることが出来る範囲です。電気特性については各項目の条件下において保証されるものです。推奨動作範囲内であっても電圧、温度特性を示します。

7. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

8. 強電磁界中の動作について

強電磁界中でのご使用では、まれに誤動作する可能性がありますのでご注意ください。

9. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

10. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けした場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

使用上の注意 — 続き

11. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

12. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A)の時、トランジスタ (NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 55. モノリシック IC 構造例

13. セラミックコンデンサの特性変動について

外付けコンデンサに、セラミックコンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮の上定数を決定してください。

14. 安全動作領域について

本製品を使用する際には、出力トランジスタが絶対最大定格及び ASO を越えないよう設定してください。


15. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。許容損失範囲内でご使用いただきますが、万が一許容損失を超えた状態が継続すると、チップ温度 T_j が上昇し温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計等は、絶対に避けてください。

16. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。


発注形名情報




パッケージ	発注形名	備考
HTSOP-J8	BD9E301EFJ-LBH2 BD9E301EFJ-LBE2	生産ライン A <small>(Note 1)</small>
HTSOP-J8	BD9E301UEFJ-LBH2 BD9E301UEFJ-LBE2	生産ライン B <small>(Note 1)</small>

(Note 1) 生産ライン A : B は生産効率向上を目的に複数ライン構成となっています。
データシート内の保証特性に差異はありません。新規のご採用時には生産ライン B を推奨します。

標印図



外形寸法図と包装・フォーミング仕様



改訂履歴

日付	Revision	変更内容
2013.11.01	001	新規作成
2014.02.21	002	「長期の稼働・供給」⇒「長期の供給」に変更 包装・フォーミング仕様 E2 ⇒H2 に変更
2014.05.14	003	E2 包装・フォーミング仕様の追加
2022.11.01	004	BD9E301UEFJ-LB 追加

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。