

6V ~ 42V 入力 0.5A MOSFET 内蔵 かんたん降压 DC/DC コンバータ

BD9G102G-LB

概要

本製品は産業機器市場へ向けた、長期の供給を保证するランクの製品です。これらのアプリケーションとして、ご使用される場合に最適な商品です。
BD9G102G-LB は 42V, 0.5A 電流出力に対応したパワー MOSFET 内蔵の非同期降压 DC/DC コンバータです。動作周波数は内部回路によって 1.0MHz となっております。スロープ補償内蔵の電流モード制御方式により、簡易な位相補償設定を実現しております。保護機能として、過電流保護回路、温度保護回路、低電圧誤動作防止回路等の保護回路を内蔵しております。

重要特性


■ 入力電圧範囲:	6V to 42 V
■ 基準電圧精度 (Ta=25°C):	±2.0 %
■ 最大出力電流:	0.5A (Max)
■ 発振周波数:	1.0MHz (Typ)
■ スタンバイ電流:	0μA (Typ)
■ 動作温度範囲:	-40°C ~ +85°C

パッケージ SSOP6

W(Typ) x D(Typ) x H(Max)
2.90mm x 2.80mm x 1.25mm

特長

- 産業機器に適した長期の供給保証
- 広い入力電圧範囲: 6V ~ 42V
- 45V/800mΩ パワー MOSFET 内蔵
- 動作周波数 : 1.0MHz
- 基準電圧(0.75V ±2.0%)回路内蔵
- EN 基準電圧: 1.8V ±0.1V
- 電流モード制御
- 位相補償回路内蔵
- 過電流保護(OCP)
- 低電圧誤動作防止(UVLO)
- 過電圧保護(OVP)
- 温度保護回路(TSD)
- スタンバイ電流(I_{ST}=0μA)



SSOP6

用途

- 産業用機器
- バッテリー使用機器
- OA 機器

基本アプリケーション回路




Figure 1. Typical Application Circuit

端子配置図




Figure 2. Pin Configuration (TOP VIEW)

端子説明

Pin No.	Pin Name	Description
1	BST	パワーMOSFET 駆動用フローティングドライバの電源。LX 端子間にセラミックコンデンサを挿入してください。BD9G102G-LB では 0.1μF を推奨します。
2	GND	接地端子。
3	FB	電圧帰還端子。エラーアンプの反転入力端子となっており、アプリケーション回路においてこの端子が 0.75V になるようフィードバックされます。
4	EN	1.8V 以上の電圧印加でスイッチングが開始し、0.5V 以下で OFF します。0.5V 以上 1.5V 以下ではノンスイッチングモードとなります。
5	VCC	電源入力端子。端子付近にバイパスコンデンサを挿入してください。
6	LX	スイッチングノード。端子付近に SBD とコイルを接続してください。

ブロック図




Figure 3. Block Diagram

ブロック説明

1. Reference
IC 内部の基準電圧や基準電流を発生させるブロックです。
エラーアンプ基準電圧や発振器の基準等様々なブロックに基準電圧、電流を供給しています。
2. REG
ゲート駆動電圧生成及び内部回路電源用 5.0V レギュレータです。
3. OSC
定常時の動作周波数が 1.0MHz の矩形波を生成しております。
出力短絡時の過電流を防止するため、周波数フォールドバック機能により、FB 端子電圧に応じて周波数を変更します。
4. Soft Start
DC/DC コンバータの出力電圧にソフトスタートをかけ、起動時の突入電流を防ぐ回路です。
ソフトスタート時間に関して、周波数フォールドバック機能により、周波数が FB 端子電圧により変化するため
起動時アプリケーション条件により異なります。
5. ERROR AMP
出力信号を検出し、PWM 制御信号を出力するエラーアンプです。
内部基準電圧は 0.75V に設定されています。また本 IC はエラーアンプ入出力間に位相補償素子を内蔵しております。
6. ICOMP
電流フィードバックとエラーアンプ出力から PWM 信号を出力する電流モード用コンパレータです。
7. パワーMOSFET
DC/DC コンバータのコイル電流を切り換える 45V/800mΩ Nch パワーMOSFET スイッチです。
8. UVLO
低電圧誤動作防止回路です。
電源電圧の立上がり時、及び電源電圧低下時の内部回路の誤動作を防止します。
VCC 端子電圧及び内部 REG 電圧をモニタしており、VCC 電圧が 5.3V 以下となると DC/DC コンバータの
全ての出力 FET を OFF にして、ソフトスタート回路がリセットされます。なお本スレッシュホールドは 200mV のヒステ
リシスを有しています。
9. EN
EN 端子が 0.5V 以下の時 IC は OFF、0.5V 以上 1.5V 以下の電圧で内部 REG が ON、1.8V(Typ)以上となった場合スイ
ッチング動作し、内部回路より 10μA(Typ)のヒステリシス生成用電流がソースされます。
IC 動作を OFF するためにはソース電流を引き抜く能力が必要となります。VCC 印加時に EN 端子を制御する信号電源
がない状況が想定される場合には、EN 端子がハイインピーダンスにならないよう、プルダウン処理を行ってください。
EN 端子を VCC からの抵抗分割にて構成することにより、UVLO 電圧以上の任意減電保護設定が可能です。
10. TSD
異常発熱による IC 破壊を防止するための保護回路です。チップの異常発熱を検知すると、DC/DC コンバータ出力を
OFF します。また、検出温度のスレッシュホールドにはヒステリシスがあり、温度が低下するとヒステリシスを持って自
動復帰します。
11. OVP
過電圧保護機能です。
FB 端子により出力電圧をモニタし、出力電圧が設定電圧 113%以上になると出力の FET を OFF します。
12. OCP
過電流保護回路です。
パワーMOSFET に流れる電流をモニタしており、1.2A(Typ)以上の電流が流れた場合、パルスバイパルスにて Duty を
狭め、入力電流を抑制します。

絶対最大定格 (Ta=25°C)

Parameter	Symbol	Rating	Unit
VCC to GND	V _{CC}	-0.3 ~ +45	V
BST to GND	V _{BST}	-0.3 ~ +52	V
BST to LX	ΔV_{BST}	7	V
EN to GND	V _{EN}	-0.3 ~ +45	V
LX to GND	V _{LX}	-0.3 ~ +45	V
FB to GND	V _{FB}	-0.3 ~ +7	V
パワーMOSFET Drain 電流	I _{DH}	I _{OC} P	A
保存温度範囲	T _{stg}	-55 ~ +150	°C
最高接合部温度	T _{jmax}	150	°C

注意 1 : 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施して頂けるようご検討をお願いします。

注意 2 : 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を越えないよう熱抵抗にご配慮ください。

熱抵抗 (Note 1)

項目	記号	熱抵抗(Typ)		単位
		1 層基板 <small>(Note 3)</small>	4 層基板 <small>(Note 4)</small>	
SSOP6				
ジャンクションー周囲温度間熱抵抗	θ_{JA}	376.5	185.4	°C/W
ジャンクションーパッケージ上面中心間熱特性パラメータ <small>(Note 2)</small>	Ψ_{JT}	40	30	°C/W

(Note 1) JESD51-2A(Still-Air)に準拠。

(Note 2) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3mm x 76.2mm x 1.57mmt

1 層目（表面）銅箔	
銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70μm

(Note 4) JESD51-7 に準拠した基板を使用。

測定基板	基板材	基板寸法
4 層	FR-4	114.3mm x 76.2mm x 1.6mmt

1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70μm	74.2mm□（正方形）	35μm	74.2mm□（正方形）	70μm

推奨動作範囲

Parameter	Symbol	Min	Typ	Max	Unit
Input Voltage	V _{CC}	6	-	42	V
Output Voltage	V _{OUT}	0.75 ^(Note 5)	-	V _{CC} ×0.8	V
Output Current ^(Note 6)	I _{OUT}	-	-	500	mA
Input Capacitance	C _{IN}	2.2 ^(Note 7)	-	-	μF
Output Capacitance	C _{OUT}	22 ^(Note 8)	-	-	μF
Inductance	L	15 ^(Note 9)	-	-	μH
Operating Temperature	T _{opr}	-40	-	+85	°C

(Note 5) Minimum duty = $F_{SW} \times \text{Minimum-On Time}$ (F: Frequency; Minimum-On Time typ: 80ns)によって制限されます。

V_{CC} × minimum duty が 0.75V を下回る場合、0.75V が最小出力電圧になります。

(Note 6) 出力電流が $\Delta I_L/2$ を下回る場合、PFM 領域で動作する可能性があります。(ΔI_L:出力リップル電流)

安定性を確保するため、通常動作時は ΔI_L/2 以上の負荷電流を引くことを推奨します。

(Note 7) セラミックコンデンサの DC バイアス効果、温度特性を考慮のうえ選定してください。 P.19 を参照ください。

(Note 8) セラミックコンデンサの DC バイアス効果、温度特性を考慮のうえ選定してください。 P.18 を参照ください。

(Note 9) 出力電圧設定によって制限されます。 P.18 を参照ください。

タイミングチャート




Figure 4. Timing Chart

電氣的特性 (特に指定のない限り Ta=25°C, VCC=18V, VOUT=5.0V, EN=3V)

Parameter	Symbol	Limit			Unit	Conditions
		Min	Typ	Max		
Circuit Current						
Shutdown supply current	I _{ST}	-	0	10	μA	EN = 0 V
Operating non-switching supply current	I _{CC}	-	0.5	1.0	mA	FB = 1.2 V (Non-switching)
Under voltage lockout						
Detect threshold voltage	V _{UV}	5.0	5.3	5.6	V	VCC falling
Hysteresis width	V _{UVHY}	-	200	400	mV	
Oscillator						
Oscillating frequency	F _{SW}	0.80	1.00	1.20	MHz	
Error amplifier						
FB Pin Reference Voltage	V _{FBN}	0.735	0.750	0.765	V	Ta=25°C
	V _{FBA}	0.730	0.750	0.770	V	Ta=-40°C to 85°C
FB Pin Bias Current	I _{FB}	-1.0	0	+1.0	μA	V _{FB} = 0 V
Power MOSFET						
On resistance	R _{onH}	-	800	-	mΩ	
Minimum On Time	T _{MIN}	-	80	-	ns	
Over current detect threshold	I _{OC} P	0.8	1.2	-	A	
EN control						
EN inner Reg threshold	V _{ENOF}	-0.3	-	+0.5	V	Shut down
	V _{ENON1}	0.5	-	1.5	V	Non switching mode
EN pin output active threshold	V _{ENON2}	1.7	1.8	1.9	V	Output active
EN pin current	I _{EN}	-12.0	-10.0	-8.0	μA	V _{EN} = 3V

特性データ (特に指定のない限り, Ta=25°C, VCC=24V, VOUT=5V, EN=3V)




Figure 5. Oscillator Frequency - Temperature




Figure 6. FB Threshold Voltage – Input Voltage




Figure 7. FB Threshold Voltage - Temperature




Figure 8. PWMCLK Off-Time - Temperature




Figure 9. EN Inner REG ON Threshold - Temperature




Figure 10. EN Source Current - Temperature




Figure 11. NMOS ON Resistance - Temperature




Figure 12. Minimum ON Time - Temperature




Figure 13. Operating Current – Input Voltage




Figure 14. Operating Current – Temperature






Figure 15. OCP Detect Current - Temperature

標準アプリケーション特性データ (参考データ)

 $V_{OUT}=3.3V$ Figure 16. Typical Application Circuit ($V_{OUT}=3.3V$)

使用部品	L1:	TDK	CLF5030NIT-150M-D	15μH
	C1:	Murata	GRM32EB31H475KA87	4.7μF/50V
	C2:	Murata	GRM31CR61E226ME15	22μF/25V
	C3:	Murata	GRM155R71E104ME14	0.1μF/25V
	D1:	ROHM	RB060MM-60	

Figure 17. Efficiency-Output Current ($V_{OUT}=3.3V$)




Figure 18. Start-up Characteristics
($V_{CC}=12\text{V}$, $I_{OUT}=0\text{mA}$, $V_{OUT}=3.3\text{V}$)




Figure 19. Start-up Characteristics
($V_{CC}=12\text{V}$, $I_{OUT}=500\text{mA}$, $V_{OUT}=3.3\text{V}$)




Figure 20. Shut-down Characteristics
($V_{CC}=12\text{V}$, $I_{OUT}=0\text{mA}$, $V_{OUT}=3.3\text{V}$)




Figure 21. Shut-down Characteristics
($V_{CC}=12\text{V}$, $I_{OUT}=500\text{mA}$, $V_{OUT}=3.3\text{V}$)




Figure 22. V_{OUT} Ripple
($V_{CC}=12V$, $I_{OUT}=0mA$, $V_{OUT}=3.3V$)




Figure 23. V_{OUT} Ripple
($V_{CC}=12V$, $I_{OUT}=50mA$, $V_{OUT}=3.3V$)




Figure 24. V_{OUT} Ripple
($V_{CC}=12V$, $I_{OUT}=500mA$, $V_{OUT}=3.3V$)




Figure 25. Frequency Response
($V_{CC}=12V$, $I_{OUT}=100mA$, $V_{OUT}=3.3V$)




Figure 26. Frequency Response
(V_{CC}=12V, I_{OUT}=500mA, V_{OUT}=3.3V)




Figure 27. Load Response
(V_{CC}=12V, I_{OUT}=100mA↔500mA, V_{OUT}=3.3V)

標準アプリケーション特性データ (参考データ)

V_{OUT} = 5.0V




Figure 28. Typical Application Circuit (V_{OUT}=5V)

使用部品	L1:	TDK	CLF5030NIT-220M-D	22μH
	C1:	Murata	GRM32EB31H475KA87	4.7μF/50V
	C2:	Murata	GRM31CR61E226ME15	22μF/25V
	C3:	Murata	GRM155R71E104ME14	0.1μF/25V
	D1:	ROHM	RB060MM-60	




Figure 29. Efficiency-Output Current (V_{OUT}=5V)




Figure 30. Start-up Characteristics
(VCC=18V, IOUT=0mA, VOUT=5V)




Figure 31. Start-up Characteristics
(VCC=18V, IOUT=500mA, VOUT=5V)




Figure 32. Shut-down Characteristics
(VCC=18V, IOUT=0mA, VOUT=5V)




Figure 33. Shut-down Characteristics
(VCC=18V, IOUT=500mA, VOUT=5V)




Figure 34. V_{OUT} Ripple
($V_{CC}=18V$, $I_{OUT}=0mA$, $V_{OUT}=5V$)




Figure 35. V_{OUT} Ripple
($V_{CC}=18V$, $I_{OUT}=50mA$, $V_{OUT}=5V$)




Figure 36. Frequency Response
($V_{CC}=18V$, $I_{OUT}=500mA$, $V_{OUT}=5V$)




Figure 37. Frequency Response
($V_{CC}=18V$, $I_{OUT}=100mA$, $V_{OUT}=5V$)




Figure 38. Frequency Response
(VCC=18V, IOUT=500mA, VOUT=5V)




Figure 39. Load Response
(VCC=18V, VOUT=5V, IOUT=100mA↔500mA)

アプリケーション部品選定方法

(1) インダクタ

電流定格(下記電流値 I_{peak})を満たし、DCR(直流抵抗成分)が低く、シールドタイプのを推奨いたします。インダクタの値はインダクタリプル電流に影響し、出力リプルの原因となります。このリプル電流は以下の式のようにコイルのL値が大きいくほど、またスイッチング周波数が高いほど小さくすることができます。

$$I_{peak} = I_{OUT} + \frac{\Delta I_L}{2} \quad (1)$$

$$\Delta I_L = \frac{V_{CC} - V_{OUT}}{L} \times \frac{V_{OUT}}{V_{CC}} \times \frac{1}{f} \quad (2)$$





Figure 40. Inductor Current

ΔI_L : 出力リプル電流、 V_{CC} : 入力電圧、 V_{OUT} : 出力電圧、 f : スwitchング周波数

推奨 インダクタ TDK CLF5030NIT-D Series

入出力電圧の設定において Duty が 50% を超える場合、サブハーモニック発振が生じる場合がございます。インダクタの値を決める際は下記を参考の上、IC の動作などに問題のないことを十分ご確認ください。

Figure 41. Recommended V_{OUT} vs Inductance

※コイルの定格を超える電流をコイルに流すとコイルが磁気飽和を起こし、効率の低下や出力の発振を引き起こすことがあります。ピーク電流がコイルの定格電流を超えないよう十分なマージンを持って選定してください。

(2) 出力コンデンサ

出力に使用するコンデンサは出力リプルを軽減するため、ESR の低いセラミックコンデンサを推奨します。また、コンデンサの定格は DC バイアス特性を考慮にいたうえ、最大定格が出力電圧に対して十分マージンのあるものを使用してください。出力リプル電圧は次式より求められます。

$$V_{Ripple} = \Delta I_L \times \frac{1}{2\pi \times f \times C_{OUT}} + \Delta I_L \times R_{ESR} \quad (3)$$

また、設計上出力コンデンサには制限があります。クロスオーバー周波数と出力 LC フィルタのコーナー周波数との関係を考慮してください。一般的にクロスオーバー周波数はスイッチング周波数の 1/20 程度に制限します。ただし、BD9G102G-LB のように 1.0MHz と高いスイッチング周波数の場合は、内部回路の制限により、最大クロスオーバー周波数が約 50kHz に制限されます。一般的にクロスオーバー周波数は負荷インピーダンスと出力コンデンサによって決まるコーナー周波数よりも高くする必要があります。

これにより、出力フィルタの最小コンデンサの値が次式で制限されます。

$$C_{OUT_min} = \frac{1}{2\pi \times R_{Load} \times fc_max} \quad (4)$$

R_{Load} : 出力負荷抵抗、 fc_max : 最大クロスオーバー周波数

これらを考慮し、許容リプル電圧内に収まるように設定を行ってください。

BD9G102G-LB では 22 μ F 以上のセラミックコンデンサを推奨します。

(3) 出力電圧設定

ERROR AMP の内部基準電圧は 0.75V です。

出力電圧は(5)式より求められます。

$$V_{OUT} = \frac{R1 + R2}{R2} \times 0.75 \quad (5)$$




Figure 42. Output Voltage

(4) BST コンデンサ

BST 端子-LX 端子間に 0.01 μ F ~ 0.47 μ F のセラミックコンデンサを接続してください。

(5) キャッチダイオード

BD9G102G-LBは、LXとGND間に外付けのキャッチダイオードを接続する必要があります。また、選択するダイオードはアプリケーションの絶対最大定格を満たす必要があります。逆方向電圧が、LXピンの最大電圧($V_{CC_max} + 0.5V$)よりも高いものを使用してください。そして、ピーク電流値が、 $I_{OUT_max} + 1/2 \Delta I_L$ よりも高いものを使用してください。

効率を高くするため、順方向電圧ドロップが小さいものを使用してください。

通常パワーMOSFETのオン時間よりもキャッチダイオードが電流を引く時間の方が長いので、最適なパラメータを持つダイオードを選択することにより全体の効率を改善することができます。

BD9G102G-LBではダイオードとしてショットキーバリアダイオードを推奨します。

(6) 入力コンデンサ

BD9G102G-LB は入力デカップリング・コンデンサが必要になります。デカップリング・コンデンサとして低 ESR のセラミックコンデンサ、もしくは低 ESR の電界コンデンサを推奨します。また、出来る限り VCC 端子に近い位置に配置してください。BD9G102G-LB は 2.2 μ F 以上のセラミックコンデンサを推奨します。セラミックコンデンサを使用する際は入力リプル電圧を含めた最大入力電圧が定格を超えないように選定を行ってください。

入力リプル電圧は下式にて概算できます。

$$\Delta V_{CC_Ripple} = \frac{I_{OUT}}{f \times C_{VCC}} \times \frac{V_{OUT}}{V_{CC}} \times \left[1 - \frac{V_{OUT}}{V_{CC}} \right] \quad (6)$$

また、入力コンデンサの選定に際し、RMS リプル電流も確認する必要があります。下式にて概算できます。

$$I_{CVCC} = I_{OUT} \times \sqrt{\frac{V_{OUT}}{V_{CC}} \times \left[1 - \frac{V_{OUT}}{V_{CC}} \right]} \quad (7)$$

$V_{CC} = 2V_{OUT}$ 時に RMS リプル電流は最大となり、その値は下式にて概算できます。

$$I_{CVCC_max} = \frac{I_{OUT}}{2} \quad (8)$$

(7) 外付け UVLO 設定方法

BD9G102G-LB は EN 端子に高精度リセット機能を内蔵しており、EN 端子を入力電圧の分割抵抗に接続することにより、内部 UVLO 以上の任意の低電圧誤動作防止設定が可能です。

利用する場合は任意の UVLO スレッシュホールド電圧(V_{UV})とヒステリシス電圧(V_{UVHY})に対して R3 と R4 を以下のように設定してください。

$$R3 = \frac{V_{UVHY}}{I_{EN}} \quad (9)$$

$$R4 = \frac{V_{EN} \times R3}{V_{UV} - V_{EN}} \quad (10)$$




Figure 43. External UVLO Threshold Setting


I_{EN} : EN 端子ソース電流 10µA(typ) V_{EN} : EN 端子スレッシュホールド電圧 1.8V(typ)

V_{CC} 起動電圧 13V、ヒステリシス電圧を 1V に設定した場合、R3=100kΩ, R4=16kΩ となります。

(8) 推奨入力電圧範囲 (vs. V_{OUT})

安定性向上のため、BD9G102G-LB は PWM モードで動作させることを推奨します。PWM モード下で動作できる出力電圧範囲は最小オン時間(typ: 80ns)によって制限されます。動作周波数に対して最小オン時間で動作させるような高い降圧比($V_{IN} \gg V_{OUT}$)の条件下において、BD9G102G-LB は PFM モードで動作し、設定によっては発振する可能性があります。

全動作範囲での安定動作を考慮した場合、BD9G102G-LB では V_{CC} 電圧を下記 V_{CC_max} 以下の電圧でを使用することを推奨します。下記範囲外にて使用される場合は動作検証を十分実施してご使用ください。なお V_{CC_max} は V_{OUT} に基づき下のグラフ・表のように規定されます。



V_{OUT} [V]	Recommended V_{CC_max} [V]
3.0	24
3.3	27
4.2	36
4.8	42
5.0	42
8.0	42
12.0	42

Figure 44. Recommended V_{CC_max} vs V_{OUT}

基板レイアウトの注意点

良好な特性の電源回路を設計するためには基板レイアウトが非常に重要です。高速に電圧や電流が変動する信号経路においては、漏れ磁束や寄生容量によってノイズが生じたり、電源回路の性能を低下させる恐れがあります。これらの問題を低減するために、VCC 端子直近に低 ESR のセラミックコンデンサをバイパスコンデンサとして GND 間に配置してください。また特に次の 2 つのループには大電流が流れます：バイパスコンデンサ→インダクター→出力コンデンサ / キャッチダイオード→インダクター→出力コンデンサ。このため、GND パターン内における出力コンデンサ-キャッチダイオード間、出力コンデンサ-バイパスコンデンサ間の距離は可能な限り短くなるようパターンを設計してください。

入力のバイパスコンデンサ、キャッチダイオード、インダクタはできるだけ端子の近くに配置してください。GND ラインは外部の影響で GND 電位が変動しないように Top 層で直接接続してください。




Figure 45. Reference PCB

入出力等価回路図




Pin. No	Pin Name	Pin Equivalent Circuit	Pin. No	Pin Name	Pin Equivalent Circuit
6 2 1 5	LX GND BST VCC		4	EN	
3	FB				

Figure 46. I/O Equivalent Circuit

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターン設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

L 負荷駆動端子については、L 負荷の逆起電圧の影響でグラウンド以下に振れることが考えられます。L 負荷駆動端子が逆起電圧によって負電位になる場合を除き、グラウンド端子はいかなる動作状態においても最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子、L 負荷駆動端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。使用条件、環境及び L 負荷個々の特性によっては誤動作などの不具合が発生する可能性があります。IC の動作などに問題のないことを十分ご確認ください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. 強電磁界中の動作について

強電磁界中での使用では、まれに誤動作する可能性がありますのでご注意ください。

8. セット基板での検査について

セット基板での検査時に、インピーダンスの低いピンにコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

9. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けした場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

10. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

11. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A) の時、トランジスタ (NPN) では GND > (端子 B) の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ (NPN) では、GND > (端子 B) の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND(P 基板)より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 47. モノリシック IC 構造例

12. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ定数を決定してください。


13. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。

14. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報



標印図





Figure 48. Marking Diagram

外形寸法図と包装・フォーミング仕様



改訂履歴

Date	Revision	Changes
2017.06.29	001	新規登録
2021.12.03	002	<p>p.1 概要の体裁を調整</p> <p>p.2 端子説明の EN ノンスイッチングモードの領域の上限電圧を 1.8V から 1.5V に誤記を修正</p> <p>p.2 Figure 3 に OCP ブロックを追加</p> <p>p.3 1.Reference の説明文から「0.75V」削除</p> <p>p.3 3.OSC に周波数フォールドバック機能の説明を追加</p> <p>p.3 7.パワーMOSFET で「Nch FET SW」から「パワーMOSFET」に表記を統一以降「パワーMOSFET」に統一</p> <p>p.3 8.UVLO の「出力を」から「全ての出力 FET を」に変更</p> <p>p.3 9.EN の説明で「0.5V 以上 1.8V 以下の電圧で内部 REG が ON」から「0.5V 以上 1.5V 以下の電圧で内部 REG が ON」に変更</p> <p>p.3 11.OVP に和英テキスト間の表記ゆれ修正の都合上一部の表記を変更</p> <p>p.3 12.OCP に説明を追加</p> <p>p.18 (1)インダクタでインダクタンスの記号を L に修正・統一</p> <p>p.18 Figure 41 で「Unavailable Area」から「Unavailable Area」に誤記修正</p> <p>p.20 (7)の内容を一部変更</p> <p>p.21 基板レイアウト上の注意点で大電流ループの説明を経路が明確なものに変更</p> <p>p.21 Figure 45 図を変更</p>

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱いください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。