

車載向け 3.5 V~40 V 入力 1 A 1 ch 2.2 MHz 降圧 DC/DC コンバータ

BD9P108MUF-C

概要

BD9P108MUF-C はパワーMOSFET 内蔵の電流モード同期整流降圧 DC/DC コンバータです。

特長

- Nano Pulse Control™ 搭載
- AEC-Q100 対応 (Note 1)
- 最小 ON 時間 50 ns (Max)
- パワーMOSFET 内蔵同期整流降圧 DC/DC コンバータ
- ソフトスタート機能
- 電流モード制御
- リセット機能
- 軽負荷モード (LLM)
- 強制 PWM モード
- 位相補償内蔵
- スペクトラム拡散機能
- 外部同期機能
- 選択可能な過電流保護機能 (OCP)
- 入力低電圧誤動作防止機能 (UVLO)
- 温度保護機能 (TSD)
- 出力過電圧保護機能 (OVP)
- 負荷短絡保護機能 (SCP)

(Note 1) Grade 1

用途


- 車載機器用電源
- 民生機器用電源

重要特性

- 入力電圧範囲 : 3.5 V ~ 40 V
(起動時は 4.0 V 以上)
- 出力電圧範囲
BD9P108MUF-C : 0.8 V ~ 8.5 V
- 出力電流 :
OCP_SEL = L 0.5 A (Max)
OCP_SEL = H 1.0 A (Max)
- スイッチング周波数 : 2.2 MHz (Typ)
- 出力電圧精度 : ±1.75 % (-40 °C ~ +125 °C)
±1.5 % (-30 °C ~ +105 °C)
- シャットダウン時電流 : 2.1 μA (Typ)
- 動作周囲温度範囲 : -40 °C ~ +125 °C

パッケージ

W (Typ) x D (Typ) x H (Max)
VQFN24FV4040 4.0 mm x 4.0 mm x 1.0 mm



基本アプリケーション回路




Figure 1. ディスチャージ機能を使用したアプリケーション回路

Nano Pulse Control™ はローム株式会社の商標または登録商標です。

基本アプリケーション回路 - 続き




Figure 2. ディスチャージ機能を使用しないアプリケーション回路

端子配置図




Figure 3. 端子配置図

端子説明

端子番号	記号	機能
1	VIN	内部回路の電源入力端子です。 この端子を PVIN 端子に接続してください。
2, 3	PVIN	スイッチングレギュレータ出力段への電源供給端子です。 30 ページを参照の上、この端子と PGND 端子間に入力セラミック・コンデンサを接続してください。
4	N.C.	この端子はチップに接続されていません。オープン状態でご使用ください。この端子をオープン以外で使用し隣接端子ショートを想定される場合、実アプリケーションで問題ないか確認してください。
5, 6	PGND	スイッチングレギュレータ出力段のグラウンド端子です。
7, 8	SW	スイッチノード端子です。内蔵の High Side FET のソース、Low Side FET のドレインに接続されています。インダクタとブートストラップ用コンデンサを接続してください。
9	BST	この端子と SW 端子の間にブートストラップコンデンサ 0.1 μF (Typ) を接続してください。このコンデンサの電圧が High Side FET のゲート駆動電圧になります。
10	N.C.	この端子はチップに接続されていません。オープン状態でご使用ください。この端子をオープン以外で使用し隣接端子ショートを想定される場合、実アプリケーションで問題ないか確認してください。
11	OCP_SEL	OCP 閾値選択端子です。OCP 閾値は High 時に 1.250 A (Typ)、Low 時に 0.625 A (Typ) に設定されます。これらの値はインダクタ電流の平均値です。この端子は VREG (High) か、GND (Low) に接続してください。
12	MODE	FPWM (強制 PWM) モード・AUTO (PWM/LLM 自動切り替え) モード・SYNC (外部同期) モードの選択端子です。FPWM モード使用時は High にしてください。AUTO モード使用時は Low もしくはオープンにしてください。SYNC モード時はこの端子にクロックを入力してください。
13	SSCG	スペクトラム拡散機能の設定端子です。High に設定するとスペクトラム拡散が有効になり、Low に設定するとスペクトラム拡散が無効になります。この端子は VREG (High) か、GND (Low) に接続してください。
14	RESET	オープンドレイン形式のリセット出力端子です。VREG 端子もしくは RESET 端子の絶対最大定格電圧範囲内の電源にプルアップ抵抗を挿入して使用します。推奨値として 5 k Ω ~ 100 k Ω の抵抗を接続してください。
15	GND	グラウンド端子です。
16	VOUT_DIS	VOUT のディスチャージ端子です。ディスチャージが必要な場合はこの端子を VOUT に接続してください。使用しない場合は GND に接続してください。
17	VOUT_SNS	GmAmp2 のクランプ電圧の設定と位相補償に使用しています。この端子を出力電圧に接続してください。
18	FB	GmAmp1 の反転入力端子です。この端子は OVP、SCP、RESET 機能の検出に使用しています。設定電圧に合わせて出力電圧の分圧抵抗をこの端子に接続してください。
19	N.C.	この端子はチップに接続されていません。オープン状態でご使用ください。この端子をオープン以外で使用し隣接端子ショートを想定される場合、実アプリケーションで問題ないか確認してください。
20	VCC_EX	内部回路の電源入力端子です。この端子に 3.2 V (V_{TEXH} , Max) から 5.65 V (V_{EXOVPL} , Min) を入力すると VREG 電圧は VCC_EX から供給されます。この端子を VOUT に接続することで効率が改善します。使用しない場合は GND に接続してください。
21	VREG	内部回路用の 3.3 V (Typ) 出力電源端子です。1.0 μF (Typ) のセラミック・コンデンサを接続してください。この端子は OCP_SEL 端子、MODE 端子、SSCG 端子及び RESET 端子のプルアップ抵抗以外の外部負荷に接続しないでください。
22	N.C.	この端子はチップに接続されていません。オープン状態でご使用ください。この端子をオープン以外で使用し隣接端子ショートを想定される場合、実アプリケーションで問題ないか確認してください。
23	EN	イネーブル端子です。この端子を Low (0.8 V 以下) にするとデバイスが停止し、High (2.0 V 以上) にするとデバイスが起動します。この端子はオープンのままにしないでください。
24	N.C.	この端子はチップに接続されていません。オープン状態でご使用ください。この端子をオープン以外で使用し隣接端子ショートを想定される場合、実アプリケーションで問題ないか確認してください。
-	EXP-PAD	裏面放熱用パッドです。EXP-PAD は、IC の P 基板に接続されています。複数のビアを使用して内部の PCB グラウンドプレーンに接続することで優れた放熱特性を得ることができます。

ブロック図




Figure 4. ブロック図

各ブロック動作説明

- Pre Reg
内部電源回路です。TSD と VREF に電源を供給します。
- VREG
内部電源回路です。3.3 V (Typ) を出力し、制御回路や Driver に電源を供給します。
- TSD
温度保護回路です。デバイスの内部温度 (Tj) が上昇し、175 °C (Typ) 以上になるとデバイスがシャットダウンします。その後、デバイス内部温度 (Tj) が低下すると 25 °C (Typ) のヒステリシスを持って再起動します。
- VREF
内部基準電圧を生成しています。
- POR
内部論理のリセット回路です。入力電圧が 3.8 V (Typ) 以上になると、内部論理のリセット状態を解除しソフトスタートを伴って起動します。
- UVLO REG
低電圧誤動作防止回路です。内部電源が 2.85 V (Typ) 以下になるとデバイスをシャットダウンします。この保護機能は VREG 電圧が 2.95 V (Typ) 以上になると解除します。
- MODE
動作モード選択回路です。MODE 端子が High もしくは外部からのクロックが入力された場合、スイッチング動作は負荷電流にかかわらず強制 PWM 制御で動作します。MODE 端子が Low もしくはオープンの場合、スイッチング動作は負荷電流によって PWM 制御と軽負荷モード制御を遷移します。
- OSC
発振周波数を生成する回路です。MODE 端子にクロックが入力された場合、外部クロックに同期します。SSCG 端子を GND に接続するとスペクトラム拡散機能が無効となり、VREG に接続すると有効となります。
- OVP
出力過電圧保護回路です。出力/帰還電圧が 0.860 V (Typ) 以上になると、強制 PWM スwitchingによって VOUT を低下させます。出力/帰還電圧が 0.840 V (Typ) 以下になると、通常動作に復帰します。
- SCP
短絡保護動作です。ソフトスタート終了後、SCP スレッシュホールド電圧以下の状態を 0.9 ms (Typ) 以上検出すると、スイッチングを停止します。その状態は 30 ms (Typ) 継続され、自動的に再起動します。
- Soft Start
起動時のオーバーシュートを防止するために、出力電圧を 3 ms (Typ) かけて起動する機能です。
- GmAmp1
内部基準電圧 0.8 V (Typ) と出力分割電圧 FB を入力とする誤差増幅器です。
- GmAmp2
GmAmp1 の出力と電流センス信号の合成した信号 Vc を PWM Comp に送ります。
- Clamper1
GmAmp1 の出力をクランプすることで電流を制限します。それにより、過電流保護や LLM 時電流制御として機能します。
- Clamper2
GmAmp2 の出力電圧をクランプします。
- Current Sense
インダクタに流れる電流を Low Side FET で検出し、電流センス信号を GmAmp2 へ送ります。

各ブロック動作説明 — 続き

- PWM Comp
GmAmp2 の出力 (Vc) とのこぎり波 (Vr) を比較し、スイッチングのデューティを制御します。
- Ramp
OSC にて生成されたクロックからのこぎり波 (Vr) を生成します。
- Control Logic
スイッチング動作やプロテクト動作を制御します。
- Driver
出力段の FET のゲートを駆動するドライバ回路です。
- Sleep Comp
出力/帰還電圧が 0.812 V (Typ) に達すると、デバイスをスリープモードに切り替えます。また、出力/帰還電圧が 0.810 V (Typ) 以下になると、スリープモードを解除します。
- ZX Comp
LLM 制御時にスイッチ電流の逆流を検知しスイッチングを停止します。
- HOCP Comp
High Side FET に流れる電流を検出し、2.2 A (Min) 以上の電流を制限します。SW 端子地絡などの異常時に動作し、High Side FET の破壊を防止します。
- Reset
出力/帰還電圧が 0.764 V (Typ) 以上となり、3.6 ms (Typ) 後にオープンドレイン MOSFET が OFF し、RESET 端子に接続された外付けの抵抗により RESET 出力が High になります。また、出力/帰還電圧が 0.744 V (Typ) 以下になると、オープンドレイン MOSFET が ON し、RESET 端子を 190 Ω (Typ) でプルダウンします。
- Discharge
EN 端子が Low の間及び VOUT 起動前の間、出力電圧をディスチャージします。VOUT_DIS 端子を 75 Ω (Typ) でプルダウンします。

絶対最大定格

項目	記号	定格	単位
入力電圧	V_{VIN}, V_{PVIN}	-0.3 ~ +42	V
EN 端子電圧	V_{EN}	-0.3 ~ +42	V
BST 端子電圧	V_{BST}	-0.3 ~ +49	V
BST-SW 間電圧	ΔV_{BST}	$V_{SW} - 0.3 \sim V_{SW} + 7$	V
FB, RESET, MODE, SSCG, OCP_SEL 端子電圧	$V_{FB}, V_{RESET},$ V_{MODE}, V_{SSCG} V_{OCP_SEL}	-0.3 ~ +7	V
VOUT_DIS 端子電圧	V_{VOUT_DIS}	-0.3 ~ +10	V
VOUT_SNS 端子電圧	V_{VOUT_SNS}	-0.3 ~ +10	V
VCC_EX 端子電圧	V_{VCC_EX}	-0.3 ~ +7	V
VREG 端子電圧	V_{REG}	-0.3 ~ +7	V
保存温度範囲	Tstg	-55 ~ +150	°C
最高接合部温度	Tjmax	150	°C
Human Body Model (HBM) ^(Note 1)	VESD_HBM	±2	kV

注意 1: 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただくようお願いいたします。

注意 2: 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

(Note 1) これは設計値です。出荷検査は行っておりません。

熱抵抗^(Note 2)

項目	記号	熱抵抗(Typ)		単位
		1層基板 ^(Note 4)	4層基板 ^(Note 5)	
VQFN24FV4040				
ジャンクション—周囲温度間熱抵抗	θ_{JA}	127.9	45.2	°C/W
ジャンクション—パッケージ上面中心間熱特性パラメータ ^(Note 3)	Ψ_{JT}	12	8	°C/W

(Note 2) JESD51-2A(Still-Air)に準拠。BD9P108MUF-C チップを使用しています。

(Note 3) ジャンクションからパッケージ (モールド部分) 上面中心までの熱特性パラメータ。

(Note 4) JESD51-3 に準拠した基板を使用。

(Note 5) JESD51-5,7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1層	FR-4	114.3 mm x 76.2 mm x 1.57 mmt

1層目 (表面) 銅箔	
銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μ m

測定基板	基板材	基板寸法	サーマルビア ^(Note 6)	
			ピッチ	直径
4層	FR-4	114.3 mm x 76.2 mm x 1.6 mmt	1.20 mm	Φ 0.30 mm

1層目 (表面) 銅箔		2層目、3層目 (内層) 銅箔		4層目 (裏面) 銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μ m	74.2 mm \square (正方形)	35 μ m	74.2 mm \square (正方形)	70 μ m

(Note 6) 貫通ビア。全層の銅箔と接続する。配置はランドパターンに従う。

推奨動作条件

項目	記号	最小	標準	最大	単位
入力電圧	V_{VIN}, V_{PVIN}	3.5	-	40	V
周囲温度	T_a	-40	-	+125	°C
出力電圧 (Note 1)	V_{OUT}	0.8	-	8.5	V
SW 最小 ON 時間 (Note 2)	t_{ONMIN}	-	-	50	ns
SW 最小 OFF 時間 ($V_{REG} = 3.3 V$)	t_{OFFMIN}	-	-	130	ns
SW 最小 OFF 時間 ($V_{REG} = 5.0 V$)	t_{OFFMIN}	-	-	100	ns
出力電流	I_{OUT}	-	-	1	A
入力コンデンサ容量値 (Note 3)	C_{IN}	2.3	-	-	μF
VREG 端子コンデンサ容量値 (Note 3)	C_{REG}	0.6	1.0	2.0	μF
BST 端子コンデンサ容量値 (Note 3)	C_{BST}	0.05	0.1	0.2	μF

(Note 1) 出力電圧設定は 0.8 V 以上となりますが、SW 最小 ON 時間で制限されます。

同様に、8.5 V までの出力電圧が設定できますが、SW 最小 OFF 時間で制限されます。

詳細な設定範囲についてはアプリケーション選定方法 (P.27) を参照ください。

(Note 2) 出力電流 0.5 A 時の値です。出荷検査は行っていません。

(Note 3) セラミック・コンデンサを推奨します。容量はばらつき、温度特性、DC バイアス特性、経時変化を含めて設定してください。パルクコンデンサとセラミック・コンデンサを並列で使用する場合には、P.30 を参照ください。

電気的特性(特に指定のない限り $T_a = -40^\circ C \sim +125^\circ C$ 、 $V_{IN} = 12 V$)

項目	記号	最小	標準	最大	単位	条件
全般						
シャットダウン時電流	I_{SDWN}	-	2.1	10.0	μA	$V_{EN} = 0 V$, $T_a = -40^\circ C \sim +105^\circ C$
静止電流 (V_{IN})	I_{Q_VIN1}	-	2.1	6.0	μA	$V_{MODE} = 0 V$, $V_{VCC_EX} = 5 V$ $V_{FB} = V_{FB1} \times 1.04$ (SLEEP)
	I_{Q_VIN2}	-	15	30	μA	$V_{MODE} = 0 V$, $V_{VCC_EX} = 0 V$ $V_{FB} = V_{FB1} \times 1.04$ (SLEEP)
	I_{Q_VIN3}	-	33	66	μA	$V_{MODE} = 5 V$, $V_{VCC_EX} = 5 V$ $V_{FB} = V_{FB1} \times 1.04$ (No SLEEP)
	I_{Q_VIN4}	-	1200	2400	μA	$V_{MODE} = 5 V$, $V_{VCC_EX} = 0 V$ $V_{FB} = V_{FB1} \times 1.04$ (No SLEEP)
静止電流 (V_{CC_EX})	$I_{Q_VCC_EX1}$	-	16	60	μA	$V_{MODE} = 0 V$ $V_{FB} = V_{FB1} \times 1.04$ (SLEEP)
	$I_{Q_VCC_EX2}$	-	1500	3000	μA	$V_{MODE} = 5 V$ $V_{FB} = V_{FB1} \times 1.04$ (No SLEEP)
VIN POR 解除電圧	V_{POR_R}	3.6	3.8	4.0	V	V_{IN} Sweep Up
VREG UVLO 検出電圧	V_{UVLO_F}	2.70	2.85	3.00	V	V_{REG} Sweep Down
VREG UVLO 解除電圧	V_{UVLO_R}	2.75	2.95	3.15	V	V_{REG} Sweep Up
EN/MODE/OCP_SEL/SSCG						
EN 入力電圧 High	V_{ENH}	2.0	-	40	V	
EN 入力電圧 Low	V_{ENL}	0	-	0.8	V	
EN ヒステリシス電圧	V_{ENHYS}	0.10	0.25	0.50	V	
EN 流入電流	I_{EN}	-	0	1	μA	$V_{EN} = 5 V$
MODE 入力電圧 High	V_{MODEH}	2.0	-	5.5	V	
MODE 入力電圧 Low	V_{MODEL}	-	-	0.8	V	
MODE 流入電流	I_{MODE}	-	6	10	μA	$V_{MODE} = 5 V$
OCP_SEL 入力電圧 High	V_{SELH}	2.0	-	5.5	V	
OCP_SEL 入力電圧 Low	V_{SELL}	-	-	0.8	V	
OCP_SEL 流入電流	I_{SEL}	-	0	1	μA	$V_{OCP_SEL} = 5 V$
SSCG 入力電圧 High	V_{SSCGH}	2.0	-	5.5	V	
SSCG 入力電圧 Low	V_{SSCGL}	-	-	0.8	V	
SSCG 流入電流	I_{SSCG}	-	0	1	μA	$V_{SSCG} = 5 V$

電气的特性 — 続き (特に指定のない限り Ta = -40 °C ~ +125 °C、VIN = 12 V)

項目	記号	最小	標準	最大	単位	条件
VREG						
VREG 電圧	VREG	3.0	3.3	3.6	V	Voltage Follower V _{VCC_EX} = 0 V
VCC_EX スイッチ ON 抵抗	R _{ONEX}	-	6	12	Ω	V _{VCC_EX} = 5 V
VCC_EX スレッシュホールド電圧 High	V _{TEXH}	2.90	3.05	3.20	V	V _{VCC_EX} Sweep Up
VCC_EX スレッシュホールド電圧 Low	V _{TEXL}	2.70	2.90	3.10	V	V _{VCC_EX} Sweep Down
VCC_EX OVP スレッシュホールド電圧 High	V _{EXOVPH}	5.85	6.20	6.55	V	
VCC_EX OVP スレッシュホールド電圧 Low	V _{EXOVP}	5.65	6.00	6.35	V	
VO _{UT_DIS} ディスチャージ ON 抵抗	R _{DIS}	-	75	150	Ω	V _{EN} = 0 V, V _{OUT_DIS} = 0.3 V
VO _{UT} ディスチャージ解除電圧	V _{DISL}	100	200	300	mV	V _{OUT_DIS} Sweep Down
Oscillator						
スイッチング周波数	f _{SW}	2.0	2.2	2.4	MHz	
外部同期範囲	f _{SW_EX}	1.8	-	2.5	MHz	External Clock Input
スイッチング周波数 (スペクトラム拡散)	f _{SWSSR}	1.90	-	2.52	MHz	V _{SSCG} = 5 V
スペクトラム拡散変調幅	Δf _{SSCG}	-	4.5	-	%	V _{SSCG} = 5 V
スペクトラム拡散変調サイクル	t _{SSCG_CYCLE}	-	466	-	μs	V _{SSCG} = 5 V
VREF/GmAmp						
フィードバック電圧	V _{FB1}	0.788	0.802	0.816	V	V _{FB} Voltage, PWM Mode
		0.790	0.802	0.814	V	V _{FB} Voltage, PWM Mode Ta = -30 °C ~ +105 °C
軽負荷検出電圧	V _{FB2}	0.794	0.812	0.830	V	V _{FB} Rising, Light Load Mode
軽負荷解除電圧	V _{FB3}	0.792	0.810	0.828	V	V _{FB} Falling, Light Load Mode
FB 流入電流	I _{FB}	-	0	0.1	μA	V _{FB} = 5 V
VO _{UT_SNS} 流入電流	I _{VOUT_SNS}	-	0.5	2.0	μA	V _{OUT_SNS} = 5 V
起動遅延時間	t _{DLY}	-	500	800	μs	
ソフトスタート時間	t _{SS}	2.5	3.0	3.9	ms	V _{FB1} × 0.1 ~ V _{FB1} × 0.9
Driver						
High Side FET ON 抵抗	R _{ONH}	-	200	440	mΩ	V _{BST-VSW} = 3.3 V
Low Side FET ON 抵抗	R _{ONL}	-	130	290	mΩ	V _{VCC_EX} = 3.3 V
High Side FET リーク電流	I _{LKH}	-10	0	-	μA	V _{IN} = 40 V, V _{EN} = 0 V, Ta = 25 °C, V _{SW} = 0 V
Low Side FET リーク電流	I _{LKL}	-	0	10	μA	V _{IN} = 40 V, V _{EN} = 0 V, Ta = 25 °C, V _{SW} = 40 V
過電流保護スレッシュホールド	I _{OCP10}	1.000	1.250	1.500	A	V _{OCP_SEL} = 5 V
	I _{OCP05}	0.500	0.625	0.750	A	V _{OCP_SEL} = 0 V

電气的特性 — 続き (特に指定のない限り Ta = -40 °C ~ +125 °C、V_{IN} = 12 V)

項目	記号	最小	標準	最大	単位	条件
Reset						
Reset スレッシュヨルド電圧 Low	V _{RTL}	0.718	0.744	0.770	V	V _{FB} Sweep Down
Reset スレッシュヨルド電圧 High	V _{RTH}	0.738	0.764	0.790	V	V _{FB} Sweep Up
Reset リーク電流	I _{RSTLK}	-	0	1	μA	V _{RESET} = 5.0 V, V _{FB} = 0.8 V
Reset ON 抵抗	R _{RST}	-	190	400	Ω	V _{IN} = 2 V, V _{EN} = 0 V, I _{RESET} = 1 mA
Reset 検出時間	t _{RSTNACT}	2.0	3.6	5.0	ms	
Reset フィルタ時間	t _{RSTNFILT}	1	5	10	μs	
OVP/SCP						
FB OVP スレッシュヨルド電圧 High	V _{OVPH}	0.825	0.860	0.895	V	V _{FB} Sweep Up
FB OVP スレッシュヨルド電圧 Low	V _{OVPL}	0.805	0.840	0.875	V	V _{FB} Sweep Down
V _{OUT_SNS} OVP スレッシュヨルド電圧 High	V _{SNSOVPH}	9.0	9.5	10.0	V	V _{OUT_SNS} Sweep Up
V _{OUT_SNS} OVP スレッシュヨルド電圧 Low	V _{SNSOVPL}	8.5	9.0	9.5	V	V _{OUT_SNS} Sweep Down
SCP スレッシュヨルド電圧 High	V _{SCPH}	0.68	0.72	0.76	V	V _{FB} Sweep Up
SCP スレッシュヨルド電圧 Low	V _{SCPL}	0.60	0.64	0.68	V	V _{FB} Sweep Down
SCP マスク比 V _{IN} /V _{OUT_SNS}	V _{SCP_DACT}	1.20	1.33	1.45	V/V	この値以下では SCP 機能 がマスクされます

特性データ(参考データ)




Figure 5. シャットダウン時電流 vs 入力電圧




Figure 6. フィードバック電圧 vs 温度




Figure 7. VIN POR 解除電圧 vs 温度




Figure 8. VREG UVLO 電圧 vs 温度

特性データ(参考データ) - 続き




Figure 9. EN 入力電圧 vs 温度




Figure 10. EN 流入電流 vs EN 電圧




Figure 11. MODE, OCP_SEL, SSCG 入力電圧 vs 温度




Figure 12. MODE, OCP_SEL, SSCG 流入電流 vs MODE, OCP_SEL, SSCG 電圧

特性データ(参考データ) - 続き




Figure 13. スイッチング周波数 vs 温度




Figure 14. 過電流保護スレッシュホールド vs 温度




Figure 15. High Side FET ON 抵抗 vs 温度




Figure 16. Low Side FET ON 抵抗 vs 温度

特性データ(参考データ) - 続き




Figure 17. Reset スレッシュホールド電圧 vs 温度




Figure 18. FB OVP スレッシュホールド電圧 vs 温度




Figure 19. VOUT_SNS OVP スレッシュホールド電圧 vs 温度

機能説明

1. Nano Pulse Control™

Nano Pulse Control™とは、ローム株式会社独自方式により従来困難であった50 ns未満（標準条件時）の細いSW ON時間においても、安定した制御を可能にする技術です。細いSW ONパルスにより高い入力電圧から低い出力電圧に直接電力変換することができます。2.2 MHzで電源電圧 V_{IN} 24 Vから出力電圧 V_{OUT} 3.3 Vを直接出力することができます。




Figure 20. スイッチング波形 ($V_{IN} = 24$ V, $V_{OUT} = 3.3$ V, $I_{OUT} = 0.5$ A, $f_{sw} = 2.2$ MHz)

2. 軽負荷モード制御と強制 PWM モード制御

BD9P108MUF-Cは電流モード Pulse Width Modulation (PWM) 制御により高速応答を実現した MOSFET 内蔵の同期整流 DC/DC コンバータです。重負荷状態では固定周波数の PWM 制御でスイッチング動作し、負荷が軽くなると効率改善のため Light Load Mode (LLM) 制御に移行します。




Figure 21. 効率 (Light Load Mode, PWM Mode)

2. 軽負荷モード制御と強制 PWM モード制御 — 続き

OCP_SEL が High の場合、負荷電流が 200 mA (Typ) より小さくなると出力電圧が上昇し、出力電圧が V_{FB2} (0.812 V, Typ) を超えると制御状態は SLEEP 状態に変化します。SLEEP 状態では、スイッチングが停止し、出力電圧モニター以外の回路を停止することで回路電流を抑えます。そして負荷電流により出力電圧が V_{FB3} (0.810 V, Typ) を下回るとスイッチングが再開します。

軽負荷モード制御が不要の場合は MODE 端子を High に設定するか、MODE 端子にクロックを入力することで、強制 PWM モードで動作します。強制 PWM モードでは出力負荷によらず固定周波数で動作し、出力リップル電圧が抑えられます。ソフトスタート中は MODE 端子の設定によらず強制 PWM モードで動作し、RESET の High 検出後、MODE 端子の設定に従い制御モードが変わります。ここで OCP_SEL が Low の場合、PWM 制御と LLM 制御の切り替わり電流は 100 mA (Typ) となります。

LLM 制御は負荷条件により AM 帯で良好な EMI 特性が得られない場合があります。これを避けるには強制 PWM モードをご使用ください。




Figure 22. 軽負荷モード中タイミングチャート (OCP_SEL = H)




Figure 23. RESET の High 検出後の軽負荷モード中タイミングチャート (OCP_SEL = H)

機能説明 — 続き

3. イネーブル制御

EN 端子によって、デバイスのシャットダウンをコントロールできます。EN 電圧が V_{ENH} (2.0 V) 以上に達すると内部回路が動作します。VOUT_DIS 端子を出力電圧に接続し EN 端子が Low の場合、VOUT_DIS 端子は抵抗値 R_{DIS} (75 Ω , Typ) でプルダウンされ、出力電圧をディスチャージします。EN 端子が High になった後、VOUT_DIS 電圧が V_{DISL} (200 mV, Typ) より下がるか、30 ms (Typ) 経過するとディスチャージは停止します。ディスチャージ停止後、VOUT はソフトスタートを伴って起動します。VOUT_DIS の電圧によらず、EN 端子が High になってから VOUT 起動までの遅延時間 t_{DLY} (500 μ s, Typ) が実装されています。

ソフトスタート時間 ($V_{OUT} \times 0.1$ から $V_{OUT} \times 0.9$ まで) は t_{SS} (3.0 ms, Typ) となっています。EN 電圧が V_{ENL} (0.8 V) 以下になるとデバイスはシャットダウンします。ディスチャージ機能を使用しない場合は VOUT_DIS 端子を GND に接続してください。




Figure 24. イネーブル ON/OFF タイミングチャート

4. リセット機能

BD9P108MUF-C では、リセット機能は FB 端子電圧を監視します。FB 端子電圧が V_{RTH} (0.764 V, Typ) 以上になると $t_{RSTNACT}$ (3.6 ms, Typ) 後に RESET 端子に内蔵のオープンドレイン MOSFET が OFF し、RESET 端子出力がプルアップ抵抗により High になります。また FB 端子電圧が V_{RTL} (0.744 V, Typ) 以下になると RESET 端子のオープンドレイン MOSFET は ON し、RESET 端子は R_{RST} (190 Ω , Typ) のインピーダンスでプルダウンされます。ノイズ除去のため、FB 端子電圧が閾値電圧 V_{RTL} を下回ってからのフィルタ時間 $t_{RSTNFILT}$ (5 μ s, Typ) が実装されています。

リセット機能は出力過電圧を検出した場合にも動作します。FB 端子電圧が V_{OVPH} (0.860 V, Typ) 以上になると RESET 端子のオープンドレイン MOSFET は ON します。また FB 端子電圧が V_{OVPL} (0.840 V, Typ) 以下になると RESET 端子のオープンドレイン MOSFET は OFF します。上記リセットの検出時間とフィルタ時間は過電圧検出時にも有効です。オープンドレイン MOSFET ON 時の RESET 出力電圧 Low レベル ($V_{RESET_LOW(Max)}$) は下記の式で計算できます。5 k Ω から 100 k Ω 以下の抵抗で VREG 端子に接続、もしくは RESET 端子の絶対最大定格電圧範囲内の電源に接続することを推奨します。

シャットダウン中は、 V_{IN} が 2 V 以上であれば出力電圧によらず RESET 端子がプルダウンされます。




Figure 25. リセットタイミングチャート

$$V_{RESET_LOW(Max)} = V_{PULL-UP} \times \frac{R_{RST(Max)}}{R_{RST(Max)} + R_{PULL-UP}} [V]$$

$V_{RESET_LOW(Max)}$: RESET 端子の出力電圧 Low レベル (Max) [V]

$V_{PULL-UP}$: プルアップ先の電圧 [V]

$R_{RST(Max)}$: RESET ON 抵抗 (Max) [Ω]

$R_{PULL-UP}$: $V_{PULL-UP}$ に接続するプルアップ抵抗値 [Ω]

機能説明 — 続き

5. 外部同期機能

MODE 端子にクロック信号を入力することにより、スイッチング周波数を外部クロック信号に同期させることができます。1.8 MHz から 2.5 MHz の周波数範囲かつ 25 % から 75 % のデューティ範囲のクロック信号を入力すると、クロック信号の立ち上がりエッジ 4 発の後に同期モード (Synchronous mode) が開始します。また、この機能は V_{RESET} が High になってから有効になります。立ち上がりエッジから次の立ち上がりエッジまでの間隔が $0.9 \mu\text{s}$ (Typ) 以上であると同期モードは無効になり、内部クロックによるスイッチング動作が有効になります (Non-Synchronous mode)。同期モード中はスペクトラム拡散機能が無効となります。




Figure 26. 外部同期機能

機能説明 — 続き

6. 分周機能

このデバイスは High Side FET をブートストラップで駆動しており、BST 端子の充電のため Low Side FET の ON 時間が必要です。そのため SW 端子の最小 OFF 時間を設定しており、入出力電圧が近い条件では最小 OFF 時間により出力電圧が制限されます。その対策として、入出力電圧が小さくなると OFF パルスをスキップし、High Side FET を ON し続けて SW 端子の ON デューティを高めます。OFF パルスのスキップは最大で 7 周期連続で行われます（スイッチング周波数は通常周波数の 8 分の 1 になります）。このときの出力電圧は次式にて求めることができます。

$$V_{OUT} = MaxDuty \times (V_{IN} - R_{ONH} \times I_{OUT}) - R_{DC} \times I_{OUT}$$

$$= \left(1 - t_{OFFMIN} \times \frac{f_{SW}}{8}\right) \times (V_{IN} - R_{ONH} \times I_{OUT}) - R_{DC} \times I_{OUT} \text{ [V]}$$

$MaxDuty$: SW 端子の最大 ON デューティ [%]	
V_{IN}	: 入力電源 [V]	
R_{ONH}	: High Side FET ON 抵抗 [Ω]	(P.9 参照)
I_{OUT}	: 負荷電流 [A]	
R_{DC}	: インダクタの DCR [Ω]	
t_{OFFMIN}	: SW 端子の最小 OFF 時間 [s]	(P.8 参照)
f_{SW}	: スwitching 周波数 [Hz]	(P.9 参照)




Figure 27. 分周機能

機能説明 — 続き

7. スペクトラム拡散機能

SSCG 端子を VREG 端子に接続して使用すると、スペクトラム拡散機能が有効となり、EMI ノイズレベルを低減させます。スペクトラム拡散機能動作時はスイッチング周波数が通常動作周波数 f_{sw} (2.2 MHz, Typ) を中心に Δf_{SSCG} ($\pm 4.5\%$, Typ) の振幅で三角波状に変化します。そのときの三角波の周期は t_{SSCG_CYCLE} (466 μs , Typ) となります。ただし RESET 出力が Low の間、この機能はマスクされます。SSCG 端子を GND に接続すると、この機能は無効になります。




Figure 28. スペクトラム拡散機能

機能説明 — 続き

8. VCC_EX 機能

この IC は効率改善のため VOUT から VREG へ電源を供給する機能を持っています。V_{VCC_EX} が V_{TEXH} (3.05 V, Typ) 以上になると、V_{REG} は VCC_EX 端子から供給されます。この機能により VCC_EX 端子を VOUT に接続することで出力電圧を内部回路とドライバブロックの電源として使用できます。内部回路保護のため VCC_EX 電圧が V_{EXOVP}H (6.2 V, Typ) を超えると PWM 動作により出力電圧を下げます。したがって、VCC_EX 機能は出力電圧が V_{TEXH} (3.2 V, Max) から V_{EXOVP}L (5.65 V, Min) の範囲でのみ使用できます。VCC_EX 機能を使用しないときは VCC_EX 端子を GND に接続してください。

VCC_EX 機能使用時バイアス電流は次式で求められます。

$$I_{BIAS} = I_{Q_VIN1} + I_{Q_VCC_EX1} \times \frac{1}{\eta} \times \frac{V_{VCC_EX}}{V_{IN}} \quad [\mu A]$$

- I_{BIAS}* : 全 VIN 電流 [μA]
- I_{Q_VIN1}* : VIN 静止電流 (VCC_EX の流入電流を除く) [μA] (P. 8 参照)
- I_{Q_VCC_EX1}* : VCC_EX 静止電流 [μA] (P. 8 参照)
- η* : 降圧コンバータの効率
- V_{VCC_EX}* : VCC_EX 電圧 [V]
- V_{IN}* : 入力電圧 [V]




Figure 29. VCC_EX ブロック図




Figure 30. VCC_EX タイミングチャート

保護機能

1. 過電流保護 (OCP) 機能

過電流保護 (OCP) 機能は、平均インダクタ電流を検出することで実現しています。過電流検出レベルは OCP_SEL 端子で選択できます。OCP_SEL が High の場合は検出レベルが I_{OCP10} (1.250 A, Typ) になり、OCP_SEL が Low の場合は検出レベルが I_{OCP05} (0.625 A, Typ) になります。平均インダクタ電流がその設定値を超えるとスイッチングのデューティが制限され、出力電圧が下がります。この機能は突発的な予期しない事故による破壊防止に有効なものです。保護回路が連続動作するアプリケーションでの使用は絶対に避けてください (例、このチップの電流能力を大きく超える負荷を接続するなど)。




Figure 31. 過電流保護

2. 短絡保護 (SCP) 機能

BD9P108MUF-C では、短絡保護 (SCP) 回路は FB 端子電圧と内部基準電圧 V_{REF} を比較します。FB 端子電圧が V_{SCPL} (0.64 V, Typ) 以下の状態で 0.9 ms (Typ) 保持されると SCP 機能により 30 ms (Typ) 間動作を停止し、その後再起動します。FB 端子電圧が V_{SCPL} (0.64 V, Typ) 以下に下がった後、0.9 ms (Typ) 以内に V_{SCPH} (0.72 V, Typ) 以上に上がると SCP は解除され、通常動作で元の出力電圧まで戻ります。

起動開始から 7 ms (Typ) の間、SCP 機能はマスクされます。また V_{IN} 端子電圧が下がり V_{OUT_SNS} 端子電圧も下がった場合、SCP を誤検出しないよう SCP 機能をマスクします。 V_{IN} 端子電圧が V_{OUT_SNS} 端子電圧との比で V_{SCP_DACT} (133 %, Typ) を下回ると SCP 機能はマスクされます。 V_{IN} 端子電圧が V_{OUT_SNS} 端子電圧との比で V_{SCP_DACT} (133 %, Typ) を超えると 7 ms (Typ) 後に SCP 機能は有効になります。したがって、 V_{IN} 電圧と V_{OUT} 電圧が近い状態から短絡した場合には、短絡から 7.9 ms (Typ) 後にスイッチング動作を停止します。ただし、保護回路が連続動作するアプリケーションでの使用は絶対に避けてください (例、このチップの電流能力を大きく超える負荷を接続するなど)。




Figure 32. 短絡保護 (SCP) タイミングチャート

保護機能 — 続き

3. パワーオンリセット (POR)・入力低電圧誤動作防止 (UVLO)

電源電圧低下時の誤動作防止のため UVLO と POR が内蔵されています。POR 機能は VIN 端子電圧をモニターし、UVLO 機能は VREG 端子電圧をモニターしています。

VIN 立ち上げシーケンスでは、VREG 電圧も 3.3 V (Typ) まで VIN 電圧に追従し上昇します。まず、VREG 電圧が $V_{UVLO,R}$ (2.95 V, Typ) を超えると UVLO が解除されます。次に VIN 電圧が $V_{POR,R}$ (3.8 V, Typ) を超えると POR が解除されます。POR と UVLO が共に解除されると IC はソフトスタートを伴って起動します。VIN 立ち下がりシーケンスでは VREG 電圧も下がります。VREG 電圧が $V_{UVLO,F}$ (2.85 V, Typ) を下回ると UVLO を検出し、IC はスタンバイ状態になり、同時に POR も検出状態となります。VCC_EX 端子を VOUT に接続している場合、VREG 電圧は VCC_EX から供給されます。この場合、VIN 減電時の VOUT 電圧は最大デューティで制限されるため、VIN と VREG 間の電圧は VCC_EX を GND に接続する場合と比べて大きくなります。したがって VCC_EX 端子を GND に接続する場合より VIN が高い条件で UVLO 検出します。




Figure 33. POR/UVLO タイミングチャート

保護機能 — 続き

4. 温度保護 (TSD) 機能

IC を熱破壊から防ぐため温度保護 (TSD) 機能を内蔵しています。接合部温度 (T_j) が TSD 検出温度 ($175\text{ }^\circ\text{C}$, Typ) を超えると、出力 MOSFET が OFF します。その後チップ温度が低下し、TSD 解除温度 ($150\text{ }^\circ\text{C}$, Typ) を下回るとソフトスタートを伴って復帰します。また、復帰時は起動時と同様の入力電圧 4.0 V 以上を必要とします。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。




Figure 34. TSD タイミングチャート

保護機能 — 続き

5. 過電圧保護 (OVP) 機能

この IC は FB モニターの過電圧保護 (OVP) 機能を内蔵しており、VOUT へ外部からの流入電流があった場合、出力が上昇することを防ぎます。FB 端子電圧が V_{OVPH} (0.860 V, Typ) を超えるとスイッチングレギュレータは PWM 動作に切り替わり VOUT から電流を引き込みます。OVP 時に引き込む電流は I_{NCP} (0.625 A, Typ) ($OCP_SEL=L$) で制限されています。また OVP 検出中は RESET 端子が GND にプルダウンされます。ノイズによる誤動作を防ぐため OVP 検出から $t_{RSTNFILT}$ (5 μ s, Typ) の遅延時間が設定されています。FB 端子電圧が V_{OVPL} (0.840 V, Typ) を下回ると OVP 機能は解除されますが、OVP 解除から $t_{RSTNACT}$ (3.6 ms, Typ) 間は RESET 端子が Low を保持し、PWM 制御が続きます。OCP_SEL が High の場合、 I_{NCP} は 1.250 A (Typ) になります。

FB 端子がオープンになると IC は VOUT を正しく制御できません。VOUT 電圧が $V_{SNSOVPH}$ を超えるか VCC_EX 電圧が V_{EXOVPH} を超えると内部回路保護のため FB 端子過電圧の検出時と同様に PWM 動作により VOUT の電荷を引き抜きます。




Figure 35. FB OVP タイミングチャート




Figure 36. VCC_EX/VOUT_SNS OVP タイミングチャート

5. 過電圧保護 (OVP) 機能 — 続き

下図のように VOUT がバッテリーラインに短絡した場合、DC/DC コンバータ (BD9P108MUF-C) は VOUT から電流を引き込み Low Side FET に電流を流し込みます。もしバッテリーラインに逆接防止ダイオード (Reverse Polarity Protection Diode) を接続した場合、結果として VIN 電圧は昇圧され絶対最大定格電圧を超える可能性があります。




Figure 37. VOUT とバッテリーラインの短絡

アプリケーション部品選定方法

このセクションに示す推奨定数以外の設定をご利用の場合、弊社までお問い合わせください。

アプリケーション回路例を下記に示します。

Table 1. 仕様例

項目	記号	仕様例
入力電圧	V_{IN}	3.5 V ~ 40 V
出力電圧	V_{OUT}	5.0 V
出力リップル電圧	ΔV_{P-P}	20 mV _{p-p}
出力負荷電流	I_{OUT}	Typ 0.5 A/Max 1.0 A
スイッチング周波数	f_{SW}	2.2 MHz
周囲温度	T_a	-40 °C ~ +125 °C




Figure 38. 参考回路

アプリケーション部品選定方法 — 続き

1. 出力 L_1 の選定

スイッチングレギュレータのインダクタは、負荷に連続的な電流を供給し、出力電圧を平滑するフィルタとして機能します。カレントモード制御では、サブハーモニック発振を起こす場合があります。サブハーモニック発振を防止する目的でスロープ補償回路が内蔵されています。サブハーモニック発振は出力スイッチ電流の増加率に依存しています。インダクタンス値が小さすぎると、インダクタリップル電流 ΔI_L の傾きが大きくなるためサブハーモニック発振を引き起こす可能性があります。またインダクタンス値が大きすぎると、インダクタリップル電流 ΔI_L の傾きが小さくなるため帰還ループは十分な安定性を確保できない可能性があります。

上記条件を考慮し、使用するインダクタンス値は 6.8 μH (Typ) を推奨いたします。

インダクタリップル電流 ΔI_L は次式により求められます。

$$\Delta I_L = \frac{(V_{IN} - V_{OUT}) \times V_{OUT}}{V_{IN} \times f_{SW} \times L} \quad [\text{A}]$$

V_{IN}	: 入力電圧 [V]
V_{OUT}	: 出力電圧 [V]
f_{SW}	: スイッチング周波数 [Hz]
L	: インダクタンス値 [H]

出力リップル電圧 ΔV_{P-P} は、次式により求められます。

$$\Delta V_{P-P} = \Delta I_L \times ESR + \frac{\Delta I_L}{8 \times C_{OUT} \times f_{SW}} \quad [\text{V}] \quad (\text{a})$$

ESR	: 出力コンデンサ等価直列抵抗 [Ω]
C_{OUT}	: 出力コンデンサ容量 [F]
f_{SW}	: スイッチング周波数 [Hz]

インダクタの種類には、シールドタイプ（閉磁路タイプ）を推奨します。インダクタについてはすべての使用状態で、コアが磁気飽和しない必要があります。定格電流の規定は各メーカーにより異なるので確認が必要です。アプリケーションの最大周囲温度における定格電流をインダクタメーカーにご確認ください。

アプリケーション部品選定方法 — 続き

2. 出力コンデンサ C_{OUT} の選定

出力コンデンサは、前ページの式 (a) より必要な ESR に基づき選定します。ESR の小さなコンデンサを使用することで ΔV_{P-P} を小さくできます。

この要件を満たす最適な選択として、セラミック・コンデンサがあります。セラミック・コンデンサは低 ESR であることに加え、小型であるためセットの省スペース化にも貢献します。コンデンサメーカーのデータシートより、ESR の周波数特性をご確認いただき、使用するスイッチング周波数での ESR が低いものをご選定ください。セラミック・コンデンサは DC バイアス特性による容量変化が顕著であるため確認が必要です。通常セラミック・コンデンサの定格電圧は、最大出力電圧の 2 倍以上が望まれます。定格電圧が高いものを選定することで、DC バイアス特性の影響を低減することができます。また、温度特性を良好に保つため、X7R 以上の特性のものを推奨します。大容量セラミック・コンデンサは定格電圧が低いため、出力電圧が高いアプリケーションでは選択が困難になります。その場合は、セラミック・コンデンサを複数個接続することを推奨します。

これらのコンデンサは定格リップル電流が規定されております。

次式で求まる出力リップル電流の RMS 値 $I_{COUT(RMS)}$ が定格リップル電流を超えないようにしてください。

$$I_{COUT(RMS)} = \frac{\Delta I_L}{\sqrt{12}} [A]$$

$$I_{COUT(RMS)} \quad : \text{出力リップル電流 [A]}$$

コンデンサ選定に際して、DC バイアス特性、AC 電圧特性、温度特性、許容差のすべてを考慮した最低値で以下の容量 C_{OUT_WORST} を必ず確保してください。

Table 2. 出力セラミック・コンデンサ容量 最低値

$V_{OUT} \geq 5.0 \text{ V}$	$V_{OUT} < 5.0 \text{ V}$
$C_{OUT} \geq 16 [\mu\text{F}]$	$C_{OUT} \geq \frac{81.8}{V_{OUT}} [\mu\text{F}]$

容量値が上記の値を下回ると発振の可能性があります。電解コンデンサや導電性高分子ハイブリッドアルミ電解コンデンサ等を使用する場合、上記容量値をセラミック・コンデンサで確保した上で、追加し接続してください。実際には PCB のレイアウトや配線の引き回し、使用する部品の種類、使用条件（温度など）により周波数特性は変化します。必ず実アプリケーションにて安定性、応答性の確認をしてください。安定性、応答性が不足する場合に備え初期設計段階から C_{OUT} の調整ができるような PCB パターンにすることをお勧めします。

また、出力に接続されるすべてのコンデンサの合計値 $C_{OUT(Max)}$ は次式を満たす範囲にしてください。

$$C_{OUT(Max)} < \frac{t_{SS(Min)} \times 1.25 \times (I_{OCP(Min)} - I_{OUT_START(Max)})}{V_{OUT}} [F]$$

$$I_{OCP(Min)} \quad : \text{過電流保護動作電流 (Min) [A]}$$

$$t_{SS(Min)} \quad : \text{ソフトスタート時間 (Min) [s]}$$

$$I_{OUT_START(Max)} \quad : \text{起動時に流れる負荷による出力電流の最大値 [A]}$$

上記を外れると、起動から 7.9 ms 後に起動不良などが発生する可能性があります。これは容量値が多い場合、起動時の突入電流により過電流保護が動作し、出力が起動しない可能性があるためです。実アプリケーション動作において、十分な確認をお願いします。

また、入力電圧変動、負荷変動が大きい場合などは、仕様に応じて実アプリケーションにて十分ご確認のうえ、容量値の決定をお願いします。

アプリケーション部品選定方法 — 続き

3. 入力コンデンサ C_{IN} 、 C_{BLK} の選定

入力コンデンサには、デカップリングコンデンサ C_{IN} とバルクコンデンサ C_{BLK} の 2 種類があります。リップルノイズ低減のために、デカップリングコンデンサ C_{IN} には 2.3 μF 以上のセラミック・コンデンサが必要です。バルクコンデンサとしてデカップリングコンデンサと並列に大容量の低 ESR の電解コンデンサを接続した場合には、0.5 μF 以上のセラミック・コンデンサが必要です。(ただし、EMI ノイズレベルを低減したい場合は、2.3 μF 以上のセラミック・コンデンサを推奨します。) これらのセラミック・コンデンサの容量値は部品ばらつき、温度特性、DC バイアス特性、経時変化を含めて最小を下回らないように設定してください。また、PVIN 端子と VIN 端子の極力近くに配置することでスイッチングノイズ低減の効果がります。セラミック・コンデンサの定格電圧は最大入力電圧の 1.2 倍以上、通常入力電圧の 2 倍以上のものを推奨します。また、基板パターンやコンデンサの位置によって誤動作する可能性がありますので PCB レイアウトの設計について (P.41) をご参照のうえ、設計をお願いします。

バルクコンデンサ C_{BLK} はオプションであり、ライン電圧の低下を防ぎ、入力電圧を保持するバックアップ電源の役割を果たします。バルクコンデンサ C_{BLK} には大容量の低 ESR 電解コンデンサが適しています。容量値はセットによって最適な値を選定する必要があります。その際、コンデンサの定格リップル電流を超えないようにしてください。

入力リップル電流の RMS 値 $I_{CIN(RMS)}$ は次式で求められます。

$$I_{CIN(RMS)} = \sqrt{\frac{V_{OUT}}{V_{IN}} \times \left\{ I_{OUT(Max)}^2 \times \left(1 - \frac{V_{OUT}}{V_{IN}} \right) + \frac{1}{12} \times \Delta I_L^2 \right\}} \quad [\text{A}]$$

$I_{OUT(Max)}$: 出力電流 (Max) [A]

また、車載など信頼性の必要なアプリケーションでは、電解コンデンサのドライアップに対応するため複数個並列に接続することを推奨します。セラミック・コンデンサについてもショート破壊によるリスクを低減するため、2 直列+2 並列構造にすることをお勧めします。

容量値は電源から VIN 端子までの配線が長いなど、入力側のインピーダンスが高い場合は大容量が必要になります。実使用状態にて、過渡応答時の V_{IN} の電圧変動によって、出力が OFF する、出力がオーバーシュートするなど動作に問題がないことを検証する必要があります。

4. ブートストラップコンデンサについて

ブートストラップコンデンサ C_{BST} には、0.1 μF (Typ) のセラミック・コンデンサを SW 端子と BST 端子の間に可能な限り近くに接続してください。

5. VREG コンデンサについて

VREG 用コンデンサ C_{REG} には、1.0 μF (Typ) のセラミック・コンデンサを VREG 端子と GND の間に接続してください。

アプリケーション部品選定方法 — 続き

6. 出力電圧設定抵抗 R_{FB1} 、 R_{FB2} の選定

BD9P108MUF-C では、出力電圧設定抵抗 R_{FB1} 、 R_{FB2} より出力電圧を設定することができます。出力電圧は、Gm Amp1 の基準電圧である 0.8 V に対し、FB 端子電圧が 0.8 V になるように動作します。出力電圧は (1) 式によって求められます。要求される出力電圧に従い、 R_{FB1} と R_{FB2} を設定してください。 R_{FB1} と R_{FB2} に大きな値の抵抗を使用した場合、出力からこれらの抵抗を通して流れる電流が減るため、無負荷時の回路電流を少なくすることができます。しかしながら、FB 端子に対して付いている IC 内部や PCB による寄生容量の影響で位相シフトが発生します。そのため、合成抵抗 ($R_{FB1} // R_{FB2}$) は 100 k Ω 以下になるように設定してください。合成抵抗 ($R_{FB1} // R_{FB2}$) が 100 k Ω 以上の場合には、式 (2) に従い抵抗と並列に C_{FB1} と C_{FB2} を配置してください。この場合には、 C_{FB1} と C_{FB2} は寄生容量 C_P よりも十分に大きな値となる 47 pF 以上を使用してください。

$$V_{OUT} = \frac{R_{FB1} + R_{FB2}}{R_{FB2}} \times 0.8 \text{ [V]} \quad (1)$$

$$\frac{R_{FB1} \times C_{FB1}}{R_{FB2} \times C_{FB2}} \approx 1 \quad (2)$$




Figure 39. 出力電圧設定抵抗

使用する部品の種類、使用条件（温度など）によりアプリケーションの周波数特性は変化します。必ず実アプリケーションにおいて位相余裕 45° 以上利得余裕 5 dB 以上を確保してください。確保することができない場合は、以下の数式を目安に C_{FB1} と C_{FB2} を配置してください。また、安定性、応答性が不足する場合に備え初期設計段階から C_{FB1} と C_{FB2} の調整ができるような PCB パターンにすることをお勧めします。

$$C_{FB1} \leq \frac{8000}{R_{FB1}} \text{ [pF]}$$

$$C_{FB1} \times \left(\frac{R_{FB1}}{R_{FB2}} \right) \leq C_{FB2} \leq C_{FB1} \times \left(\frac{5 \times R_{FB1}}{R_{FB2}} + 4 \right) \text{ [pF]}$$

R_{FB1} : 出力電圧設定抵抗 [k Ω]

R_{FB2} : 出力電圧設定抵抗 [k Ω]

入力電圧と出力電圧の差が大きくなり SW の ON 時間が t_{ONMIN} 以下になると、スイッチング周波数が低下します。安定したスイッチング周波数を確保するためには、以下の数式に従った出力レンジで使用する必要があります。以下の数式を満たせなくなると、SW パルスがスキップを開始します。SW パルスがスキップするため、スイッチング周波数が低下し出力リップル電圧が増加します。

$$V_{OUT} \geq V_{IN(Max)} \times f_{SW(Max)} \times t_{ONMIN(Max)} \text{ [V]}$$

$V_{IN(Max)}$: 入力電圧 (Max) [V]

$f_{SW(Max)}$: スwitching 周波数 (Max) [Hz] (P.9 参照)

$t_{ONMIN(Max)}$: SW 最小 ON 時間 (Max) [s] (P.8 参照)

また、入力電圧と出力電圧の差が減少すると、SW の ON 時間が長くなりオフ時間をスキップしスイッチング周波数が低下します。安定したスイッチング周波数を確保するためには、以下の式に従ってください。

$$V_{OUT} \leq V_{IN(Min)} \times (1 - f_{SW(Max)} \times t_{OFFMIN(Max)}) \text{ [V]}$$

$t_{OFFMIN(Max)}$: SW 最小 OFF 時間 (Max) [s] (P.8 参照)

アプリケーション例 1

Table 3. 仕様例 1

項目	記号	仕様例
入力電圧	V_{IN}	8 V ~ 18 V
出力電圧	V_{OUT}	3.3 V
出力負荷電流	I_{OUT}	Typ 0.5 A/Max 1.0 A
周囲温度	T_a	-40 °C ~ +125 °C




Figure 40. 参考回路 1

Table 4. 仕様例 1 部品リスト

No.	Package	Parameters	Part Name (Series)	Type	Manufacturer
C_{F1}	3225	4.7 μ F, X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
L_{F1}	W6.0 x H4.5 x L6.3 mm ³	2.2 μ H	CLF6045NIT-2R2N-D	Inductor	TDK
C_{F2}	1005	0.1 μ F, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
C_{BLK}	ϕ 10 mm x L10 mm	220 μ F, 35 V	UWD1V221MCL1GS	Electrolytic capacitor	NICHICON
C_{IN2}	3225	4.7 μ F, X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
C_{IN1}	1005	0.1 μ F, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
C_{REG}	2012	1 μ F, X7R, 16 V	GCM21BR71C105K	Ceramic	MURATA
C_{BST}	1005	0.1 μ F, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
R_{RST}	1005	10 k Ω , 1 %, 1/16 W	MCR01MZPF1002	Chip resistor	ROHM
L_1	W6.0 x H4.5 x L6.3 mm ³	6.8 μ H	CLF6045NIT-6R8N-D	Inductor	TDK
C_{OUT1}	3225	10 μ F, X7R, 25 V	GCM32ER71E106K	Ceramic	MURATA
C_{OUT2}	3225	10 μ F, X7R, 25 V	GCM32ER71E106K	Ceramic	MURATA
C_{OUT3}	3225	10 μ F, X7R, 25 V	GCM32ER71E106K	Ceramic	MURATA
R_{FB1}	1005	75 k Ω , 1 %, 1/16 W	MCR01MZPF7502	Chip resistor	ROHM
R_{FB2}	1005	24 k Ω , 1 %, 1/16 W	MCR01MZPF2402	Chip resistor	ROHM

アプリケーション例 1 - 続き

($T_a = 25\text{ }^\circ\text{C}$)




Figure 41. 効率 vs 出力負荷電流
($V_{IN} = 12\text{ V}$)




Figure 42. 入力電流 vs 出力負荷電流
($V_{IN} = 12\text{ V}$)




Figure 43. 周波数特性
($V_{IN} = 12\text{ V}$, $I_{OUT} = 0.5\text{ A}$)




Figure 44. MODE ON/OFF 応答
($V_{IN} = 12\text{ V}$, $I_{OUT} = 50\text{ mA}$)

アプリケーション例 1 - 続き
($T_a = 25\text{ }^\circ\text{C}$)




Figure 45. 負荷応答 1
($V_{IN} = 12\text{ V}$, $V_{MODE} = 5\text{ V}$, $I_{OUT} = 0\text{ A}$ to 1 A)




Figure 46. 負荷応答 2
($V_{IN} = 12\text{ V}$, $V_{MODE} = 0\text{ V}$, $I_{OUT} = 0\text{ A}$ to 1 A)




Figure 47. 入力応答 1
($V_{IN} = 16\text{ V}$ to 8 V , $I_{OUT} = 1\text{ A}$)




Figure 48. 入力応答 2
($V_{IN} = 16\text{ V}$ to 3.5 V , $I_{OUT} = 1\text{ A}$)

アプリケーション例 1 - 続き

(Ta = 25 °C)




Figure 49. 出力電圧 vs 入力電圧 1
(R_{LOAD} = 330 Ω)




Figure 50. 出力電圧 vs 入力電圧 2
(R_{LOAD} = 3.3 Ω)




Figure 51. ラインレギュレーション
(I_{OUT} = 1 A)




Figure 52. ロードレギュレーション
(V_{IN} = 12 V)

アプリケーション例 2

Table 5. 仕様例 2

項目	記号	仕様例
入力電圧	V_{IN}	8 V ~ 18 V
出力電圧	V_{OUT}	5.0 V
出力負荷電流	I_{OUT}	Typ 0.5 A/Max 1.0 A
周囲温度	T_a	-40 °C ~ +125 °C




Figure 53. 参考回路 2

Table 6. 仕様例 2 部品リスト

No.	Package	Parameters	Part Name (Series)	Type	Manufacturer
C_{F1}	3225	4.7 μ F, X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
L_{F1}	W6.0 x H4.5 x L6.3 mm ³	2.2 μ H	CLF6045NIT-2R2N-D	Inductor	TDK
C_{F2}	1005	0.1 μ F, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
C_{BLK}	ϕ 10 mm x L10 mm	220 μ F, 35 V	UWD1V221MCL1GS	Electrolytic capacitor	NICHICON
C_{IN2}	3225	4.7 μ F, X7R, 50 V	GCM32ER71H475K	Ceramic	MURATA
C_{IN1}	1005	0.1 μ F, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
C_{REG}	2012	1 μ F, X7R, 16 V	GCM21BR71C105K	Ceramic	MURATA
C_{BST}	1005	0.1 μ F, X7R, 50 V	GCM155R71H104K	Ceramic	MURATA
R_{RST}	1005	10 k Ω , 1 %, 1/16 W	MCR01MZPF1002	Chip resistor	ROHM
L_1	W6.0 x H4.5 x L6.3 mm ³	6.8 μ H	CLF6045NIT-6R8N-D	Inductor	TDK
C_{OUT1}	3225	10 μ F, X7R, 25 V	GCM32ER71E106K	Ceramic	MURATA
C_{OUT2}	3225	10 μ F, X7R, 25 V	GCM32ER71E106K	Ceramic	MURATA
C_{OUT3}	3225	10 μ F, X7R, 25 V	GCM32ER71E106K	Ceramic	MURATA
R_{FB1}	1005	68 k Ω , 1 %, 1/16 W	MCR01MZPF6802	Chip resistor	ROHM
R_{FB2}	1005	13 k Ω , 1 %, 1/16 W	MCR01MZPF1302	Chip resistor	ROHM

アプリケーション例 2 - 続き

($T_a = 25\text{ }^\circ\text{C}$)




Figure 54. 効率 vs 出力負荷電流
($V_{IN} = 12\text{ V}$)




Figure 55. 入力電流 vs 出力負荷電流
($V_{IN} = 12\text{ V}$)




Figure 56. 周波数特性
($V_{IN} = 12\text{ V}$, $I_{OUT} = 0.5\text{ mA}$)




Figure 57. MODE ON/OFF 応答
($V_{IN} = 12\text{ V}$, $I_{OUT} = 50\text{ mA}$)

アプリケーション例 2 - 続き
($T_a = 25\text{ }^\circ\text{C}$)




Figure 58. 負荷応答 1
($V_{IN} = 12\text{ V}$, $V_{MODE} = 5\text{ V}$, $I_{OUT} = 0\text{ A}$ to 1 A)




Figure 59. 負荷応答 2
($V_{IN} = 12\text{ V}$, $V_{MODE} = 0\text{ V}$, $I_{OUT} = 0\text{ A}$ to 1 A)




Figure 60. 入力応答 1
($V_{IN} = 16\text{ V}$ to 8 V , $I_{OUT} = 1\text{ A}$)




Figure 61. 入力応答 2
($V_{IN} = 16\text{ V}$ to 4 V , $I_{OUT} = 1\text{ A}$)

アプリケーション例 2 - 続き

(Ta = 25 °C)




Figure 62. 出力電圧 vs 入力電圧 1
(R_{LOAD} = 500 Ω)




Figure 63. 出力電圧 vs 入力電圧 2
(R_{LOAD} = 5 Ω)




Figure 64. ラインレギュレーション
(I_{OUT} = 1 A)




Figure 65. ロードレギュレーション
(V_{IN} = 12 V)

車載電源供給ライン回路例




Figure 66. 車載電源供給ライン回路例

参考として、車載電源供給ライン回路例を記載します。

π 型フィルタは、3 次 LC フィルタです。一般的には高周波用のデカップリングコンデンサと併用します。

大きな減衰特性を得られるため EMI フィルタとして良好な特性を得ることが可能です。なお、 π 型フィルタを構成する部品は近接配置をしてください。

TVS (Transient Voltage Suppressors) は車載電源供給ラインの一次保護に使用されます。ロードダンプ状態の高いエネルギーに耐える必要があるため、一般的なツェナーダイオードでは不十分です。下記を推奨します。

逆接保護ダイオード (Reverse Polarity Protection Diode) は、バッテリーなどの電源を誤って逆に接続した際の保護のために必要となります。

Table 7. 車載電源供給ライン回路部品例

Device	Part name (series)	Manufacturer	Device	Part name (series)	Manufacturer
L	CLF series	TDK	TVS	SMB series	Vishay
L	XAL series	Coilcraft	D	S3A to S3M series	Vishay
C	CJ series/CZ series	NICHICON			

推奨部品メーカー一覧

参考に推奨の部品メーカーを示します。

Type	Manufacturer	URL
Electrolytic Capacitor	NICHICON	www.nichicon.co.jp
Ceramic Capacitor	Murata	www.murata.com
Hybrid Capacitor	Suncon	www.sunelec.co.jp
Inductor	TDK	product.tdk.com
Inductor	Coilcraft	www.coilcraft.com
Inductor	SUMIDA	www.sumida.com
Diode	Vishay	www.vishay.com
Diode/Resistor	ROHM	www.rohm.co.jp

PCB レイアウト設計について

DC/DC コンバータの設計において PCB レイアウトの設計は回路設計と同様に重要です。適切なレイアウトにより、電源に関する様々な問題を回避することができます。Figure 67 (a)から Figure 67 (c)は、降圧 DC/DC コンバータの電流経路を示した図です。Figure 67 (a)の Loop1 は High Side Switch が ON、Low Side Switch が OFF 時にコンバータに流れる電流を表しており、Figure 67 (b)の Loop2 は High Side Switch が OFF、Low Side Switch が ON 時にコンバータに流れる電流を表しています。Figure 67 (c)の太線は Loop1 と Loop2 の差分を表しています。High Side Switch・Low Side Switch が OFF から ON へ、ON から OFF へ変化するたびに太線部分の電流は激しく変化します。この系は変化が急峻なため高周波をいくつか含んだ波形が現れます。そのため入力コンデンサと IC で構成される太線部の面積をできるだけ小さくすることで、ノイズを減らすことができます。詳細につきましてはスイッチングレギュレータシリーズのアプリケーションノート「降圧コンバータの PCB レイアウト手法」をご参照ください。




Figure 67 (a). High Side Switch : ON、Low Side Switch : OFF 時の電流経路




Figure 67 (b). High Side Switch : OFF、Low Side Switch : ON 時の電流経路




Figure 67 (c). 電流の差分、レイアウト上での重要箇所

PCB レイアウト設計について — 続き

PCB レイアウトを設計する際には、以下に挙げる点を特に注意して設計してください。

1. VIN 端子 (1pin) と PVIN 端子 (2, 3pin) の入力デカップリングコンデンサは PVIN 端子と PGND 端子 (5, 6pin) に対して最短距離になるように配置してください。さらに $0.1\ \mu\text{F}$ (C_{IN1}) のコンデンサを PVIN 端子の直近に追加することで高周波ノイズの低減に効果を発揮します。
2. IC、入力コンデンサ、出力インダクタ、出力コンデンサは基板の同じ表面層に配置し、各部品間の接続は同じ層で接続を行うようにしてください。
3. IC の配置された表面層に最も近い層にグラウンドプレーンを配置してください。
4. GND 端子 (15pin) は基準グラウンドで PGND 端子はパワー系グラウンドとなります。これらの端子は IC の裏面を介して接続してください。パワー系グラウンドはできるだけ多くのビアを使ってグラウンドプレーンに接続してください。
5. VREG 用コンデンサはできるだけ VREG 端子 (21pin)、GND 端子と PGND 端子に近い位置に配置してください。推奨基板レイアウト例に示すように、VREG 用コンデンサは VREG 端子の直近に配置し、IC の裏面で配線することにより、GND 端子及び PGND 端子に対して最短距離で接続することができます。
6. ブーストラップ用コンデンサ C_{BST} は SW 端子 (7, 8pin) と BST 端子 (9pin) の近くに配置してください。
7. スイッチングノードからの輻射ノイズを最小限にするため、SW 端子からインダクタまでの距離は可能限り短くし、銅箔パターン面積は必要以上に拡げないようにしてください。
8. 出力コンデンサはインダクタとパワー系グラウンドの近くに配置してください。
9. 出力からのフィードバックラインはインダクタとスイッチングノードから遠ざけて配線を引いてください。この配線が外来ノイズの影響を受けると出力電圧に誤差を生じたり、動作が不安定になったりする場合があります。そのためフィードバックラインは VIA を介して裏面へ移動し、VOUT_SNS 端子 (17pin) に接続してください。VCC_EX 機能や出力ディスチャージ機能を用いる場合は、同様にそれぞれ VCC_EX 端子 (20pin) や VOUT_DIS 端子 (16pin) に接続してください。
10. BD9P108MUF-C にはフィードバック抵抗 R_{FB1} 、 R_{FB2} が必要です。 R_{FB1} と R_{FB2} を FB 端子 (18pin) の近くに配置してください。
11. R_{FB0} はフィードバックの周波数特性測定用であり、オプションです。 R_{FB0} に抵抗を挿入することで、フィードバックの周波数特性 (位相余裕) を測定することができます。なお通常時はショートしてご使用ください。




Figure 68. 推奨基板レイアウト例




Figure 69. フィードバックの周波数特性測定用抵抗

熱損失について

熱設計において、次の条件内で動作させてください。
(下記温度は保証温度ですので、必ずマージンを考慮してください。)

1. 周囲温度 T_a が 125 °C 以下であること。
2. チップジャンクション温度 T_j が 150 °C 以下であること。

チップジャンクション温度 T_j は以下の 2 通りで考えることができます。

1. 実使用状態でのパッケージ上面中心温度 T_t から求める場合、

$$T_j = T_t + \psi_{JT} \times W \text{ [°C]}$$

2. 周囲温度 T_a から求める場合、

$$T_j = T_a + \theta_{JA} \times W \text{ [°C]}$$

ここで

ψ_{JT} : ジャンクション - パッケージ上面中心間熱特性パラメータ (P. 7 参照)

θ_{JA} : ジャンクション - 周囲温度間熱抵抗 (P. 7 参照)

IC の熱損失 W は以下の式で算出できます。

以下は概算であるため、実アプリケーション回路においてもご確認をお願いします。

$$W = R_{ONH} \times I_{OUT}^2 \times \frac{V_{OUT}}{V_{IN}} + R_{ONL} \times I_{OUT}^2 \left(1 - \frac{V_{OUT}}{V_{IN}}\right) + V_{IN} \times I_{Q_VIN4} + V_{OUT} \times I_{Q_VCC_EX2} + \frac{1}{2} \times (tr + tf) \times V_{IN} \times I_{OUT} \times f_{SW} \text{ [W]}$$

R_{ONH} : High Side FET ON 抵抗 [Ω] (P. 9 参照)

R_{ONL} : Low Side FET ON 抵抗 [Ω] (P. 9 参照)

I_{OUT} : 負荷電流 [A]

V_{OUT} : 出力電圧 [V]

V_{IN} : 入力電圧 [V]


I_{Q_VIN4} : VIN 静止電流 [A] (P. 8 参照)

$I_{Q_VCC_EX2}$: VCC_EX 静止電流 [A] (P. 8 参照)

tr : スイッチング立ち上がり時間 [s] (5 ns, Typ)

tf : スイッチング立ち下がり時間 [s] (5 ns, Typ)


f_{SW} : スイッチング周波数 [Hz] (P. 9 参照)



1. $R_{ONH} \times I_{OUT}^2$
2. $R_{ONL} \times I_{OUT}^2$
3. $\frac{1}{2} \times (tr + tf) \times V_{IN} \times I_{OUT} \times f_{SW}$


Figure 70. SW 波形

入出力等価回路図



※抵抗値は Typ です。

入出力等価回路図 ー 続き



※抵抗値は Typ です。

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続によりLSIが破壊する恐れがあります。逆接続破壊保護用として外部に電源とLSIの電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターン設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSIのすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

L 負荷駆動端子（例：モータドライバの出力、DC-DCコンバータの出力など）については、L 負荷の逆起電圧の影響でグラウンド以下に振れることが考えられます。L 負荷駆動端子が逆起電圧によって負電位になる場合を除き、グラウンド端子はいかなる動作状態においても最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子、L 負荷駆動端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。使用条件、環境及びL 負荷個々の特性によっては誤動作などの不具合が発生する可能性があります。ICの動作などに問題のないことを十分ご確認ください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で1点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲でICの機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、ICにストレスがかかる恐れがあるので、1工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源をOFFにしてから接続し、電源をOFFにしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、ICの向きや位置ずれに十分注意してください。誤って取り付けた場合、ICが破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOSトランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートのpチャネル、nチャネルトランジスタが導通状態となり、不要な電源電流が流れます。また論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

使用上の注意 — 続き

10. 各入力端子について

本 IC はモノリシック IC であり、各素子間に素子分離のための P+アイソレーションと、P 基板を有しています。この P 層と各素子の N 層とで P-N 接合が形成され、各種の寄生素子が構成されます。

例えば、下図のように、抵抗とトランジスタが端子と接続されている場合、

○抵抗では、GND > (端子 A)の時、トランジスタ(NPN)では GND > (端子 B)の時、P-N 接合が寄生ダイオードとして動作します。

○また、トランジスタ(NPN)では、GND > (端子 B)の時、前述の寄生ダイオードと近接する他の素子の N 層によって寄生の NPN トランジスタが動作します。

IC の構造上、寄生素子は電位関係によって必然的にできます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因ともなり得ます。したがって、入出力端子に GND (P 基板) より低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分に注意してください。アプリケーションにおいて電源端子と各端子電圧が逆になった場合、内部回路または素子を損傷する可能性があります。例えば、外付けコンデンサに電荷がチャージされた状態で、電源端子が GND にショートされた場合などです。また、電源端子直列に逆流防止のダイオードもしくは各端子と電源端子間にバイパスのダイオードを挿入することを推奨します。




Figure 71. モノリシック IC 構造例

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ、定数を決定してください。


12. 温度保護回路について

IC を熱破壊から防ぐための温度保護回路を内蔵しております。最高接合部温度内でご使用いただきますが、万が一最高接合部温度を超えた状態が継続すると、温度保護回路が動作し出力パワー素子が OFF します。その後チップ温度 T_j が低下すると回路は自動で復帰します。なお、温度保護回路は絶対最大定格を超えた状態での動作となりますので、温度保護回路を使用したセット設計などは、絶対に避けてください。


13. 過電流保護回路について

出力には電流能力に応じた過電流保護回路が内部に内蔵されているため、負荷ショート時には IC 破壊を防止しますが、この保護回路は突発的な事故による破壊防止に有効なもので、連続的な保護回路動作、過渡時でのご使用に対応するものではありません。

発注形名情報



標印図



改訂履歴

日付	版	変更内容
2021.06.14	001	新規作成
2022.09.15	002	アプリケーション選定方法 出力 L_1 の選定についての記載を変更 出力コンデンサ C_{OUT} の選定についての記載を変更 出力設定抵抗 R_{FB1} 、 R_{FB2} の選定についての記載を変更 アプリケーション例 出力電圧設定 6.0 V を出力電圧設定 5.0 V と 3.3 V に変更
2023.04.14	003	アプリケーション選定方法 出力 L_1 の選定についての記載を変更 出力コンデンサ C_{OUT} の選定についての記載を変更 アプリケーション例 部品リスト L_1 の値を変更

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。(人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等)

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き(梱包箱に表示されている天面方向)で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等(ソフトウェア含む)との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。