

車載用ボルテージディテクタ(リセット)IC

自由遅延時間設定

CMOS ボルテージディテクタ(リセット)IC

BD52xxNVX-2C シリーズ BD5320NVX-2C

概要


ロームの自由遅延時間設定 CMOS ボルテージディテクタ IC シリーズは、CMOS プロセスを採用した高精度・低消費電流の遅延回路内蔵 CMOS RESET IC シリーズです。遅延時間を外付けコンデンサにより設定可能です。Nch オープンドレイン出力の(BD52xxNVX-2C)シリーズと、CMOS 出力の(BD5320NVX-2C)を用意しました。検出電圧は 1.4 V、1.6 V、2.0 V、2.6 V~3.1 V(0.1 V ステップ)でラインアップ致しました。-40 °C から 125 °C までの全動作温度範囲で遅延時間精度を $\pm 50\%$ 内に収めました。

特長

- AEC-Q100 対応 (Note 1)
- Nano Energy™
- 自由遅延時間設定
- Nch オープンドレイン出力、CMOS 出力
- 超小型面実装パッケージ

(Note 1) Grade 1

基本アプリケーション回路

Figure 1. オープンドレイン出力タイプ
BD52xxNVX-2C シリーズ

重要特性

- 検出電圧: 1.4 V, 1.6 V, 2.0 V, 2.6 V, 2.7 V, 2.8 V, 2.9 V, 3.0 V, 3.1 V(Typ)
- 超低消費電流: 270 nA (Typ)
- 遅延時間精度: $\pm 50\%$ (-40 °C ~ +125 °C, CT 端子コンデンサ ≥ 1 nF)

特殊特性

- 検出電圧精度: $\pm 3.0\% \pm 12$ mV ($V_{DET}=1.4$ V, 1.6 V)
 $\pm 2.5\%$ ($V_{DET}=2.0$ V, 2.6 V~3.1 V)

パッケージ

SSON004R1010:


W(Typ) x D(Typ) x H(Max)

1.00 mm x 1.00 mm x 0.60 mm




用途

検出電圧機能を使用する全ての車載向けセット

Figure 2. CMOS 出力タイプ
BD5320NVX-2C

端子配置図

SSON004R1010



端子説明

SSON004R1010		
PIN No.	PIN NAME	Function
1	GND	GND
2	VDD	電源電圧
3	VOUT	出力端子
4	CT	出力遅延時間設定用 コンデンサ接続端子
-	EXP-PAD	EXP-PAD は基板電位 (V_{DD}) です。 V_{DD} 接続(推奨)、あるいはオープンとしてください。

Nano Energy™はローム株式会社の商標または登録商標です。

○製品構造：シリコンを主材料とした半導体集積回路 ○耐放射線設計はしてありません

www.rohm.co.jp

© 2018 ROHM Co., Ltd. All rights reserved.

TSZ22111・14・001

ブロック図




Figure 3. BD52xxNVX-2C シリーズ




Figure 4. BD5320NVX-2C


発注形名情報

B D x x x x N V X										-	2 C TL		
出力タイプ			リセット電圧値			パッケージ			製品ランク			包装、フォーミング仕様	
52: オープン ドレイン			14:1.4 V 16:1.6 V 20:2.0 V 26:2.6 V ↓ 0.1 V step 31:3.1 V			NVX: SSON004R1010			C: 車載ランク製品			TL: リール状 エンボステーパーピング	
53: CMOS													

ラインアップ

出力タイプ	オープンドレイン		CMOS	
電圧値	標印	機種名	標印	機種名
3.1 V	6l	BD5231NVX	-	-
3.0 V	5l	BD5230NVX	-	-
2.9 V	4l	BD5229NVX	-	-
2.8 V	3l	BD5228NVX	-	-
2.7 V	2l	BD5227NVX	-	-
2.6 V	1l	BD5226NVX	-	-
2.0 V	-	-	nl	BD5320NVX
1.6 V	g	BD5216NVX	-	-
1.4 V	e	BD5214NVX	-	-

標印図



絶対最大定格(Ta =25 °C)

項目		記号	定格	単位
電源電圧		V _{DD} - GND	-0.3 ~ +7	V
出力電圧	Nch オープンドレイン出力	V _{OUT}	GND-0.3 ~ +7	V
	CMOS 出力		GND-0.3 ~ V _{DD} +0.3	
出力電流		I _O	70	mA
最高接合部温度		T _{jmax}	+150	°C
保存温度範囲		T _{stg}	-55 ~ +150	°C

注意 1 : 印加電圧及び動作温度範囲などの絶対最大定格を超えた場合は、劣化または破壊に至る可能性があります。また、ショートモードもしくはオープンモードなど、破壊状態を想定できません。絶対最大定格を超えるような特殊モードが想定される場合、ヒューズなど物理的な安全対策を施していただけようご検討をお願いします。

注意 2 : 最高接合部温度を超えるようなご使用をされますと、チップ温度上昇により、IC 本来の性質を悪化させることにつながります。最高接合部温度を超える場合は基板サイズを大きくする、放熱用銅箔面積を大きくする、放熱板を使用するなど、最高接合部温度を超えないよう熱抵抗にご配慮ください。

熱抵抗 (Note 1)

項目	記号	熱抵抗(Typ)		単位
		1 層基板 (Note 3)	4 層基板 (Note 4)	
SSON004R1010				
ジャンクションー周囲温度間熱抵抗	θ_{JA}	450.2	97.1	°C/W
ジャンクションーパッケージ上面中心間熱特性パラメータ (Note 2)	Ψ_{JT}	99	22	°C/W

(Note 1) JESD51-2A(Still-Air)に準拠。

(Note 2) ジャンクションからパッケージ（モールド部分）上面中心までの熱特性パラメータ。

(Note 3) JESD51-3 に準拠した基板を使用。

(Note 4) JESD51-5,7 に準拠した基板を使用。

測定基板	基板材	基板寸法
1 層	FR-4	114.3 mm x 76.2 mm x 1.57 mmt

1 層目（表面）銅箔	
銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm

測定基板	基板材	基板寸法	サーマルビア (Note 5)	
			ピッチ	直径
4 層	FR-4	114.3 mm x 76.2 mm x 1.6 mmt	1.20 mm	Φ0.30 mm

1 層目（表面）銅箔		2 層目、3 層目（内層）銅箔		4 層目（裏面）銅箔	
銅箔パターン	銅箔厚	銅箔パターン	銅箔厚	銅箔パターン	銅箔厚
実装ランドパターン + 電極引出し用配線	70 μm	74.2 mm□（正方形）	35 μm	74.2 mm□（正方形）	70 μm

(Note 5) 貫通ビア。1,2,4 層の銅箔と接続する。配置はランドパターンに従う。

機能説明

- Nano Energy™
Nano Energy™とは、超低消費の静止電流を実現する技術です。

推奨動作条件

項目	記号	最小	標準	最大	単位
動作温度	Topr	-40	+25	+125	°C

電氣的特性(特に指定のない限り Ta=-40 °C~+125 °C, V_{DD}=0.8 V~6.0 V)

項 目	記 号	条 件	規 格 値			単位
			最小	標準	最大	
検出電圧	V _{DET}	V _{DET} =1.4 V, 1.6 V, V _{DD} =H→L, R _L =100 kΩ (Note 2)	V _{DET} (T) ×0.97 -0.012	V _{DET} (T) (Note 1)	V _{DET} (T) ×1.03 +0.012	V
		V _{DET} =2.0 V~3.1 V, V _{DD} =H→L, R _L =100 kΩ (Note 2)	V _{DET} (T) ×0.975	V _{DET} (T) (Note 1)	V _{DET} (T) ×1.025	
ヒステリシス電圧	Δ V _{DET}	V _{DD} =L→H→L, R _L =100kΩ	V _{DET} ×0.035	V _{DET} ×0.05	V _{DET} ×0.065	V
ON 時回路電流	I _{DD1}	V _{DD} =V _{DET} -0.2 V	-	0.23	1.50	μA
OFF 時回路電流	I _{DD2}	V _{DD} =V _{DET} +0.5 V	-	0.27	1.60	μA
動作限界電圧	V _{OPL}	V _{OL} ≤0.4 V, R _L =100 kΩ (Note 2)	0.80	-	-	V
“L”出力電圧(Nch)	V _{OL}	V _{DD} =0.8 V, I _{SINK} = 0.17 mA, V _{DET} =1.4 V, 1.6 V	-	-	0.4	V
		V _{DD} =1.2 V, I _{SINK} = 1.0 mA, V _{DET} =2.0 V to 3.1 V	-	-	0.4	
		V _{DD} =2.4 V, I _{SINK} = 2.0 mA, V _{DET} =2.6 V to 3.1 V	-	-	0.4	
“H”出力電圧(Pch)	V _{OH}	V _{DD} =4.8 V, I _{SOURCE} =2.0 mA, V _{DET} =2.0 V	V _{DD} -0.4	-	-	V
		V _{DD} =6.0 V, I _{SOURCE} =2.5 mA, V _{DET} =2.0 V	V _{DD} -0.4	-	-	
出力リーク電流	I _{LEAK}	V _{DD} =V _{DS} =6 V	-	-	1.0	μA
“L”伝達遅延時間	t _{PLH}	V _{OUT} =GND→50 %, C _{CT} =0.01 μF (Note 3) (Note 4)	27.7	55.5	83.2	ms

(Note 1) V_{DET}(T): 設定検出電圧値 (1.4 V, 1.6 V, 2.0 V, 2.6 V, 2.7 V, 2.8 V, 2.9 V, 3.0 V, 3.1 V)(Note 2) R_L: V_{OUT}-電源間のプルアップ抵抗(Note 3) t_{PLH}: V_{DD}=(V_{DET}(T)-0.5 V) → (V_{DET}(T)+0.5 V) for V_{DET}=1.4 V, 1.6 V, 2.0 V, 2.6 V, 2.7 V, 2.8 V, 2.9 V, 3.0 V, 3.1 V

(Note 4) 遅延端子容量は open から 4.7 μF 以下でご使用ください。

特性データ

(参考データ)




Figure 5. Circuit Current vs Power Supply Voltage




Figure 6. Circuit Current vs Temperature




Figure 7. Detection Voltage vs Power Supply Voltage




Figure 8. Detection Voltage vs Temperature

特性データ — 続き

(参考データ)




Figure 9. I/O Characteristics
(VOUT Pull-up to 5 V, $R_L=100\text{ k}\Omega$)




Figure 10. I/O Characteristics
(VOUT Pull-up to V_{DD} , $R_L=100\text{ k}\Omega$)




Figure 11. Minimum Operating Voltage vs Temperature
(VOUT Pull-up to 5 V, $R_L=100\text{ k}\Omega$)




Figure 12. Minimum Operating Voltage vs Temperature
(VOUT Pull-up to V_{DD} , $R_L=100\text{ k}\Omega$)

特性データ — 続き
(参考データ)




Figure 13. Output Delay Time (L→H) vs Temperature
($C_{CT}=10$ nF)




Figure 14. Output Delay Time (H→L) vs Temperature




Figure 15. Output Delay Time (L→H) vs CT Pin Capacitance




Figure 16. Output Delay Time (H→L) vs CT Pin Capacitance

特性データ — 続き
(参考データ)




Figure 17. "Low" Output Current vs Drain-Source Voltage




Figure 18. "High" Output Current vs Drain-Source Voltage

アプリケーション情報

動作説明

検出電圧及び解除電圧をスレッショルド電圧とし、VDD Pin に印加された電圧が各々のスレッショルド電圧に達した時、VOUT 端子電圧は“H”→“L”また“L”→“H”に切り換わります。BD52xxNVX-2C, BD5320NVX-2C は遅延機能付のため、出力が“L”→“H”に切り換わる時、外付けコンデンサ (C_{CT}) の値で決まる遅延時間 t_{PLH} を設定することができます。BD52xxNVX-2C は出力形式がオープンドレイン方式であるため、プルアップ抵抗を V_{DD} または他の電源との間に接続してください。(この場合の出力 (V_{OUT}) H 電圧は V_{DD} もしくは他の電源電圧になります。)




Figure.19 (BD52xxNVX-2C タイプ内部ブロック図)




Figure.20 (BD5320NVX-2C タイプ内部ブロック図)

伝達遅延時間の設定

CT 端子に接続するコンデンサの容量値 C_{CT} の値により、 V_{DD} 立ち上げ時の遅延時間 t_{PLH} を設定することができます。 V_{DD} 立ち上げ時遅延時間 t_{PLH} とは V_{DD} が立ち上がった後、解除電圧 ($V_{DET} + \Delta V_{DET}$) を超えてから、 V_{OUT} が $1/2 V_{DD}$ の電圧になるまでの時間になります。計算式は下記のようになります。また CT 端子容量が 1 nF 以上の場合は t_{CTO} は影響が小さいので例 2 の計算結果のように温度範囲が $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ のばらつきは $\pm 50\%$ 以内になります。

$T_a = 25^{\circ}\text{C}$ の場合

$$t_{PLH} = C_{CT} \times \text{Delay Coefficient} + t_{CTO} \quad [\text{s}]$$

C_{CT} : CT 端子外付けコンデンサ

遅延係数: 5.55×10^6

t_{CTO} : CT 端子が open の場合の遅延時間 (Note 1)

温度範囲	Delay Time (t_{CTO})		
	Min	Typ	Max
$T_a = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$	15 μs	50 μs	150 μs

(Note 1) t_{CTO} の値は設計保証値となります。

(例 1)

CT コンデンサ = 100 pF の場合

$$t_{PLH_min} = (100 \times 10^{-12} \times 5.55 \times 10^6) \times 0.5 + 15 \times 10^{-6} = 292 \mu\text{s}$$

$$t_{PLH_typ} = (100 \times 10^{-12} \times 5.55 \times 10^6) \times 1.0 + 50 \times 10^{-6} = 605 \mu\text{s}$$

$$t_{PLH_max} = (100 \times 10^{-12} \times 5.55 \times 10^6) \times 1.5 + 150 \times 10^{-6} = 983 \mu\text{s}$$

(例 2)

CT コンデンサ = 1 nF の場合

$$t_{PLH_typ} = 1 \times 10^{-9} \times 5.55 \times 10^6 = 5.55 \text{ ms}$$

アプリケーション情報 — 続き

タイミング波形

入力電源電圧 V_{DD} を SWEEP UP 及び SWEEP DOWN させた時の入力電圧 V_{DD} 、出力電圧 V_{OUT} の関係は以下になります。下図の 1~5 について説明します。




Figure 21. BD52xxNVX-2C セットアップ図




Figure 22. タイミング図

動作状態の説明

1. 電源投入時、 V_{DD} が動作限界電圧 (V_{OPL}) を超えるまでの間出力電圧は不定となります。
2. V_{OUT} は“L”に変化します。但し電源起動時の V_{OUT} 出力については、立ち上がり時間に応じて変化致しますので、充分なご確認をお願いします。
3. V_{DD} が検出解除電圧 ($V_{DET} + \Delta V_{DET}$) 以上になると、CT 端子に接続されたコンデンサによって設定された遅延時間 (t_{PLH}) 遅れて V_{OUT} が“L”から“H”に切り換わります。
4. V_{OUT} は“H”を出力します。
5. V_{DD} が検出電圧 (V_{DET}) 以下になると、遅延時間 (t_{PHL}) 遅れて V_{OUT} が“H”から“L”に切り換わります。

検出電圧と解除電圧の差をヒステリシス幅(ΔV_{DET})といいます。このヒステリシス幅以内の電源変動では出力が変化せず、ノイズによる誤動作を防止できるよう設計されています。

アプリケーション情報 — 続き

ノイズ除去用バイパスコンデンサについて

IC の安定動作のため、VDD-GND 間には $0.1\ \mu\text{F}$ 以上のコンデンサを付けることを推奨します。コンデンサはできるだけ端子に近い場所に接続して下さい。ただし極端に大きなコンデンサを使用しますと、過渡応答速度が遅くなる恐れも考えられますので、十分な確認をお願いします。

外付け定数について

C_T 端子コンデンサは open~ $4.7\ \mu\text{F}$ 、プルアップ抵抗値の推奨値は $50\ \text{k}\Omega$ ~ $1\ \text{M}\Omega$ です。周辺回路構成や基板のレイアウトなどにより変化しますので、実動作を充分ご確認のうえ、ご使用ください。

また本 IC は、高インピーダンス設計になっているため、使用条件によっては、基板のよごれ等による予期せぬリーク経路に影響を受ける可能性があります。例えば、出力-GND 間で $10\ \text{M}\Omega$ 程度のリークが想定される場合、プルアップ抵抗値を想定されるリーク経路のインピーダンスの $1/10$ 以下とすることを推奨致します。

動作限界電圧以下の挙動について

V_{DD} が低下し動作範囲電圧未満になると出力は不定となり、出力がプルアップされているとき、出力はプルアップ電圧になります。

CT 端子の放電について

入力に短いパルスが入力された場合、CT 端子の放電トランジスタの能力によって十分な放電がされず、規定の遅延時間が発生しない場合があります。実動作を充分ご確認ください。

応用回路例

(1) 通常の応用回路例を以下に示します。




Figure 23. オープンドレイン出力タイプ

BD52xxNVX-2C シリーズ(出力段がオープンドレイン)と BD5320NVX-2C(出力段が CMOS タイプ)では出力端子の形式が異なります。使用方法の一例を次に示します。

マイコンの電源 V_{DD2} と検出用電源 V_{DD1} が異なる場合 Figure 23 のようにオープンドレイン出力タイプ (BD52xxNVX-2C シリーズ)の出力に負荷抵抗 R_L を V_{DD2} 側につけてお使いください。

マイコンの電源と検出用電源が同一(V_{DD1})の場合: CMOS 出力タイプ (BD5320NVX-2C)で Figure 24 のようにお使いください。

もしくは、オープンドレイン出力タイプ (BD52xxNVX-2C シリーズ)で R_L を V_{DD1} 側に接続してもお使いいただけます。




Figure 24. CMOS 出力タイプ

VOUT 端子(マイコンのリセット信号入力端子)にノイズ除去用及び出力遅延時間設定用のコンデンサ C_L を接続する場合は、VOUT 端子の立ち上がり及び立ち下がり時に VOUT 端子の波形がなまりますので、問題がないかご確認のうえご使用ください。

応用回路例 — 続き

(2) 2 種類の検出電圧の OR 接続でマイコンをリセットする場合の応用回路例を以下に示します。




Figure 25. OR 接続による応用回路図例

システムの電源が多数あり、それぞれの独立した電源 V_{DD1} , V_{DD2} を監視してマイコンをリセットする必要がある場合、オープンドレイン出力タイプの BD52xxNVX-2C シリーズを Figure 25 のように OR 接続して任意の電圧 (V_{DD3}) にプルアップすることにより出力 H 電圧をマイコン電源 V_{DD3} に合わせたアプリケーションが可能です。

(3) 抵抗分割で電圧を入力する応用回路例を以下に示します。

IC の電源入力端子 (V_{DD}) に抵抗分割で電圧を入力するアプリケーションにおいて、出力の論理が切り替わる時、瞬時的に貫通電流が流れ、その電流により誤動作(出力発振状態になるなど)をおこす可能性があります。

(貫通電流とは、出力段が $H \rightarrow L$ に切り替わる時、瞬時的に電源 V_{DD} から GND に流れる電流です。)





Figure 26. 抵抗分割での使用例

Figure 27. 消費電流 対 V_{DD} 電圧



出力が $L \rightarrow H$ に切り替わる時の貫通電流により[貫通電流 I_1] × [入力抵抗 R_A]分の電圧降下が生じ、入力電圧が下がります。入力電圧が下がり、検出電圧を下回ると出力が $H \rightarrow L$ に切り替わります。この時、出力 L で貫通電流が流れなくなり、電圧降下がなくなります。これにより、再び出力 $L \rightarrow H$ に切り替わりますが、また貫通電流が流れ電圧降下を生じこれらの動作をくり返します。これが発振となります。

R_A のみ存在する場合でも同様に起こります。


(Note 1) 上記回路例は動作を保障するものではありません。

実際のアプリケーションで十分な評価の上、回路構成や定数を設定してください。

応用回路例 — 続き

Figure 28. I_{DD} Inrush Current vs Power Supply Voltage
($T_a=25\text{ }^{\circ}\text{C}$)Figure 29. I_{DD} Inrush Current vs Temperature
($V_{DD}=6\text{ V}$)

セットによっては貫通電流の影響により Figure 30 のように V_{DD} 電圧が検出解除電圧以下になり続ける場合もありますのでご注意ください。

Figure 30. 貫通電流による V_{DD} 電圧降下イメージ図

入出力コンデンサについて

入力端子と GND 間、出力端子と GND 間のなるべくピンに近い位置にコンデンサを入れることを推奨いたします。入力端子と GND 間のコンデンサは電源インピーダンスが増加したときや引き回しが長い場合に有効となります。また、出力端子と GND 間の出力コンデンサは容量が大きいほど、安定度が増し出力負荷変動での特性も向上しますが、実装状態での確認をお願いいたします。また、セラミック・コンデンサは一般的にばらつき・温度特性・直流バイアス特性があり、さらには使用条件により容量値が経時的に減少します。詳細のデータについては使用するメーカーに問い合わせの上、セラミック・コンデンサを選定していただくことをお勧めします。




Figure 31. セラミック・コンデンサ容量値—DC バイアス特性
(特性例)

使用上の注意

1. 電源の逆接続について

電源コネクタの逆接続により LSI が破壊する恐れがあります。逆接続破壊保護用として外部に電源と LSI の電源端子間にダイオードを入れるなどの対策を施してください。

2. 電源ラインについて

基板パターンの設計においては、電源ラインの配線は、低インピーダンスになるようにしてください。グラウンドラインについても、同様のパターン設計を考慮してください。また、LSI のすべての電源端子について電源-グラウンド端子間にコンデンサを挿入するとともに、電解コンデンサ使用の際は、低温で容量低下が起こることなど使用するコンデンサの諸特性に問題ないことを十分ご確認のうえ、定数を決定してください。

3. グラウンド電位について

グラウンド端子の電位はいかなる動作状態においても、最低電位になるようにしてください。また実際に過渡現象を含め、グラウンド端子以外のすべての端子がグラウンド以下の電圧にならないようにしてください。

4. グラウンド配線パターンについて

小信号グラウンドと大電流グラウンドがある場合、大電流グラウンドパターンと小信号グラウンドパターンは分離し、パターン配線の抵抗分と大電流による電圧変化が小信号グラウンドの電圧を変化させないように、セットの基準点で 1 点アースすることを推奨します。外付け部品のグラウンドの配線パターンも変動しないよう注意してください。グラウンドラインの配線は、低インピーダンスになるようにしてください。

5. 推奨動作条件について

推奨動作条件で規定される範囲で IC の機能・動作を保証します。また、特性値は電気的特性で規定される各項目の条件下においてのみ保証されます。

6. ラッシュカレントについて

IC 内部論理回路は、電源投入時に論理不定状態で、瞬間的にラッシュカレントが流れる場合がありますので、電源カップリング容量や電源、グラウンドパターン配線の幅、引き回しに注意してください。

7. セット基板での検査について

セット基板での検査時に、インピーダンスの低い端子にコンデンサを接続する場合は、IC にストレスがかかる恐れがあるので、1 工程ごとに必ず放電を行ってください。静電気対策として、組立工程にはアースを施し、運搬や保存の際には十分ご注意ください。また、検査工程での治具への接続をする際には必ず電源を OFF にしてから接続し、電源を OFF にしてから取り外してください。

8. 端子間ショートと誤装着について

プリント基板に取り付ける際、IC の向きや位置ずれに十分注意してください。誤って取り付けた場合、IC が破壊する恐れがあります。また、出力と電源及びグラウンド間、出力間に異物が入るなどしてショートした場合についても破壊の恐れがあります。

9. 未使用の入力端子の処理について

CMOS トランジスタの入力は非常にインピーダンスが高く、入力端子をオープンにすることで論理不定の状態になります。これにより内部の論理ゲートの p チャネル、n チャネルトランジスタが導通状態となり、不要な電源電流が流れます。また 論理不定により、想定外の動作をすることがあります。よって、未使用の端子は特に仕様書上でうたわれていない限り、適切な電源、もしくはグラウンドに接続するようにしてください。

10. 各入力端子について

LSI の構造上、寄生素子は電位関係によって必然的に形成されます。寄生素子が動作することにより、回路動作の干渉を引き起こし、誤動作、ひいては破壊の原因となり得ます。したがって、入力端子にグラウンドより低い電圧を印加するなど、寄生素子が動作するような使い方をしないよう十分注意してください。また、LSI に電源電圧を印加していない時、入力端子に電圧を印加しないでください。さらに、電源電圧を印加している場合にも、各入力端子は電源電圧以下の電圧もしくは電気的特性の保証値内としてください。

11. セラミック・コンデンサの特性変動について

外付けコンデンサに、セラミック・コンデンサを使用する場合、直流バイアスによる公称容量の低下、及び温度などによる容量の変化を考慮のうえ定数を決定してください。

外形寸法図と包装・フォーミング仕様

Package Name

SSON004R1010

1.0±0.1

1.0±0.1

IPIN MARK

0.6 MAX

0.02±0.03
(0.12)

0.08

0.48±0.05

0.65

45°

0.25±0.1

0.48±0.05

0.22±0.03

4-C0.157

C0.12

(UNIT: mm)

PKG: SSON004R1010

Drawing No. EX077-5001

<包装形態、包装数量、包装方向>

包装形態	エンボステーピング
包装数量	5000pcs
包装方向	TL (リールを左手に持ち、右手でテープを引き出したときに、製品の1番ピンが左下にくる方向。)

Direction of feed

Reel

Pocket Quadrants

改訂履歴

日付	Revision	変更内容
2018/01/23	001	新規作成
2018/07/31	002	フォーマット変更 “Nano Energy [®] ”の表記追加
2021/09/09	003	ラインアップ追加(BD5214NVX-2C,BD5216NVX-2C,BD5320NVX-2C)

ご注意

ローム製品取扱い上の注意事項

- 極めて高度な信頼性が要求され、その故障や誤動作が人の生命、身体への危険もしくは損害、又はその他の重大な損害の発生に関わるような機器又は装置（医療機器^(Note 1)、航空宇宙機器、原子力制御装置等）（以下「特定用途」という）への本製品のご使用を検討される際は事前にローム営業窓口までご相談くださいますようお願い致します。ロームの文書による事前の承諾を得ることなく、特定用途に本製品を使用したことによりお客様又は第三者に生じた損害等に関し、ロームは一切その責任を負いません。

(Note 1) 特定用途となる医療機器分類

日本	USA	EU	中国
CLASS III	CLASS III	CLASS II b	Ⅲ類
CLASS IV		CLASS III	

- 半導体製品は一定の確率で誤動作や故障が生じる場合があります。万が一、誤動作や故障が生じた場合であっても、本製品の不具合により、人の生命、身体、財産への危険又は損害が生じないように、お客様の責任において次の例に示すようなフェールセーフ設計など安全対策をお願い致します。
 - ①保護回路及び保護装置を設けてシステムとしての安全性を確保する。
 - ②冗長回路等を設けて単一故障では危険が生じないようにシステムとしての安全を確保する。
- 本製品は、下記に例示するような特殊環境での使用を配慮した設計はなされておられません。したがって、下記のような特殊環境での本製品のご使用に関し、ロームは一切その責任を負いません。本製品を下記のような特殊環境でご使用される際は、お客様におかれまして十分に性能、信頼性等をご確認ください。
 - ①水・油・薬液・有機溶剤等の液体中でのご使用
 - ②直射日光・屋外暴露、塵埃中でのご使用
 - ③潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所でのご使用
 - ④静電気や電磁波の強い環境でのご使用
 - ⑤発熱部品に近接した取付け及び当製品に近接してビニール配線等、可燃物を配置する場合
 - ⑥本製品を樹脂等で封止、コーティングしてのご使用
 - ⑦はんだ付けの後に洗浄を行わない場合(無洗浄タイプのフラックスを使用される場合は除く。ただし、残渣については十分に確認をお願いします。)又は、はんだ付け後のフラックス洗浄に水又は水溶性洗浄剤をご使用の場合
 - ⑧結露するような場所でのご使用
- 本製品は耐放射線設計はなされておられません。
- 本製品単体品の評価では予測できない症状・事態を確認するためにも、本製品のご使用にあたってはお客様製品に実装された状態での評価及び確認をお願い致します。
- パルス等の過渡的な負荷（短時間での大きな負荷）が加わる場合は、お客様製品に本製品を実装した状態で必ずその評価及び確認の実施をお願い致します。また、定常時での負荷条件において定格電力以上の負荷を印加されますと、本製品の性能又は信頼性が損なわれるおそれがあるため必ず定格電力以下でご使用ください。
- 電力損失は周囲温度に合わせてディレーティングしてください。また、密閉された環境下でご使用の場合は、必ず温度測定を行い、最高接合部温度を超えていない範囲であることをご確認ください。
- 使用温度は納入仕様書に記載の温度範囲内であることをご確認ください。
- 本資料の記載内容を逸脱して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いません。

実装及び基板設計上の注意事項

- ハロゲン系（塩素系、臭素系等）の活性度の高いフラックスを使用する場合、フラックスの残渣により本製品の性能又は信頼性への影響が考えられますので、事前にお客様にてご確認ください。
- はんだ付けは、表面実装製品の場合リフロー方式、挿入実装製品の場合フロー方式を原則とさせていただきます。なお、表面実装製品をフロー方式での使用をご検討の際は別途ロームまでお問い合わせください。
その他、詳細な実装条件及び手はんだによる実装、基板設計上の注意事項につきましては別途、ロームの実装仕様書をご確認ください。

応用回路、外付け回路等に関する注意事項

1. 本製品の外付け回路定数を変更してご使用になる際は静特性のみならず、過渡特性も含め外付け部品及び本製品のバラツキ等を考慮して十分なマージンをみて決定してください。
2. 本資料に記載された応用回路例やその定数などの情報は、本製品の標準的な動作や使い方を説明するためのもので、実際に使用する機器での動作を保証するものではありません。したがって、お客様の機器の設計において、回路やその定数及びこれらに関連する情報を使用する場合には、外部諸条件を考慮し、お客様の判断と責任において行ってください。これらの使用に起因しお客様又は第三者に生じた損害に関し、ロームは一切その責任を負いません。

静電気に対する注意事項

本製品は静電気に対して敏感な製品であり、静電放電等により破壊することがあります。取り扱い時や工程での実装時、保管時において静電気対策を実施のうえ、絶対最大定格以上の過電圧等が印加されないようにご使用ください。特に乾燥環境下では静電気が発生しやすくなるため、十分な静電対策を実施ください。（人体及び設備のアース、帯電物からの隔離、イオナイザの設置、摩擦防止、温湿度管理、はんだごてのこて先のアース等）

保管・運搬上の注意事項

1. 本製品を下記の環境又は条件で保管されますと性能劣化やはんだ付け性等の性能に影響を与えるおそれがありますのでこのような環境及び条件での保管は避けてください。
 - ① 潮風、Cl₂、H₂S、NH₃、SO₂、NO₂等の腐食性ガスの多い場所での保管
 - ② 推奨温度、湿度以外での保管
 - ③ 直射日光や結露する場所での保管
 - ④ 強い静電気が発生している場所での保管
2. ロームの推奨保管条件下におきましても、推奨保管期限を経過した製品は、はんだ付け性に影響を与える可能性があります。推奨保管期限を経過した製品は、はんだ付け性を確認したうえでご使用頂くことを推奨します。
3. 本製品の運搬、保管の際は梱包箱を正しい向き（梱包箱に表示されている天面方向）で取り扱ってください。天面方向が遵守されずに梱包箱を落下させた場合、製品端子に過度なストレスが印加され、端子曲がり等の不具合が発生する危険があります。
4. 防湿梱包を開封した後は、規定時間内にご使用ください。規定時間を経過した場合はベーク処置を行ったうえでご使用ください。

製品ラベルに関する注意事項

本製品に貼付されている製品ラベルに2次元バーコードが印字されていますが、2次元バーコードはロームの社内管理のみを目的としたものです。

製品廃棄上の注意事項

本製品を廃棄する際は、専門の産業廃棄物処理業者にて、適切な処置をしてください。

外国為替及び外国貿易法に関する注意事項

本製品は、外国為替及び外国貿易法に定めるリスト規制貨物等に該当するおそれがありますので、輸出する場合には、ロームへお問い合わせください。

知的財産権に関する注意事項

1. 本資料に記載された本製品に関する応用回路例、情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。
2. ロームは、本製品とその他の外部素子、外部回路あるいは外部装置等（ソフトウェア含む）との組み合わせに起因して生じた紛争に関して、何ら義務を負うものではありません。
3. ロームは、本製品又は本資料に記載された情報について、ロームもしくは第三者が所有又は管理している知的財産権その他の権利の実施又は利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ただし、本製品を通常の用法にて使用される限りにおいて、ロームが所有又は管理する知的財産権を利用されることを妨げません。

その他の注意事項

1. 本資料の全部又は一部をロームの文書による事前の承諾を得ることなく転載又は複製することを固くお断り致します。
2. 本製品をロームの文書による事前の承諾を得ることなく、分解、改造、改変、複製等しないでください。
3. 本製品又は本資料に記載された技術情報を、大量破壊兵器の開発等の目的、軍事利用、あるいはその他軍事用途目的で使用しないでください。
4. 本資料に記載されている社名及び製品名等の固有名詞は、ローム、ローム関係会社もしくは第三者の商標又は登録商標です。

一般的な注意事項

1. 本製品をご使用になる前に、本資料をよく読み、その内容を十分に理解されるようお願い致します。本資料に記載される注意事項に反して本製品をご使用されたことによって生じた不具合、故障及び事故に関し、ロームは一切その責任を負いませんのでご注意願います。
2. 本資料に記載の内容は、本資料発行時点のものであり、予告なく変更することがあります。本製品のご購入及びご使用に際しては、事前にローム営業窓口で最新の情報をご確認ください。
3. ロームは本資料に記載されている情報は誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様又は第三者に損害が生じた場合においても、ロームは一切その責任を負いません。