



# パワー半導体のシミュレーション速度を向上させる 新SPICEモデルを公開！

## はじめに

SiC（シリコンカーバイド）などのパワー半導体の電気シミュレーションにおいて、従来のビヘイビアモデルは収束性が悪く、シミュレーション速度が遅いという課題があった。しかし、この度、シミュレーション速度を向上した新たなモデルを開発しリリースした。

パワー半導体は、電力変換や制御において重要な役割を果たしており、その性能と信頼性の検証は極めて重要である。特に、シミュレーションによる検証は、実際の試作や実験に比べてコストや時間を大幅に削減できるため、開発プロセスにおいて欠かせない手法となっている。

従来のビヘイビアモデルは、複雑な動作を詳細に再現できるが、収束性が悪く、シミュレーション速度も遅いことが課題となっていた。

これに対し、新たに開発されたモデルは、これらの課題を克服し、より高速かつ効率的なシミュレーションを実現している。新モデルのリリースにより、開発者はより迅速にパワー半導体の性能を評価し、最適化することが可能となる。これにより、図1のように回路設計から製品の市場投入までの時間が短縮され、競争力の向上が期待される。




図1. 新モデルを活用することで開発時間の短縮が可能

## ビヘイビアモデルとは

ビヘイビアモデルは、デバイス特性を任意の関数で定義したもので、回路シミュレーションにおいて、デバイスの振る舞いを模擬するために使用される。コンパクトモデル（デバイスモデルとも呼ぶ）では表現できない特性を詳細に再現するために複雑なアルゴリズム（計算式）になる傾向にある。一方で、ビヘイビアモデルにおいては次の課題がある。

## 従来のビヘイビアモデルの課題

従来のビヘイビアモデルは、以下のような課題を抱えていた。

- 収束性：複雑な動作を詳細に再現するため、シミュレーションの収束が悪化することが多い。
- シミュレーション速度：高精度なシミュレーションを行うために多くの計算リソースを必要とし、結果としてシミュレーション時間が長くなる。

## 新たなシミュレーションモデルの特長

新たに開発されたシミュレーションモデルは、以下の特長を持っている。

- 高速収束アルゴリズム：収束性を改善し、シミュレーション時間を短縮。
- 効率的な計算手法：アルゴリズムの最適化により、動的な過渡解析でのシミュレーション速度を向上。
- 高精度な結果：動特性精度は従来のビヘイビアモデルと同等を維持しつつ、シミュレーション速度を向上。

## モデルの評価

新たなシミュレーションモデルは、以下の方法で評価を実施した。

- ベンチマークテスト：従来モデルと比較して、シミュレーション速度と収束性を評価。
- シミュレーション：SiC MOSFETモデルで、動特性の精度を確認。

LTspice<sup>®</sup>を用いたAC-DC Boost PFC回路でのSiC MOSFETモデルのベンチマークテストを図2に示す。結果を表1にまとめるが、シミュレーション時間は179秒から79秒へ短縮され、従来の44%の時間で結果を得ることができた。またダブルパルス試験におけるシミュレーションを行うと新モデルは従来モデルと同等の出力波形（Turn-Off）が得られ高速化と精度維持が両立していることを確認した。




図2. SiC MOSFETモデルの評価回路

LTspice<sup>®</sup> Version (x64): 24.1.3


	従来モデル L1	新モデル L3
シミュレーション時間 CPU: Core i7-8700 RAM: 32GB OS: Windows11	179秒	79秒
ダブルパルス試験 において Turn-off 時 波形比較	L1とL3モデルで同等の電力損失波形（下側のグラフ）が得られた  <p>点線：L1 モデル、実線：L3 モデル</p>	

表1. SiC MOSFETモデルの評価結果

## 新たなモデリングレベルの定義

ロームでは、これまでもSPICEモデルを提供してきたが、モデルタイプの増加による複雑化を防ぐため、新たなモデリングレベルを定義することにした。表2はモデルタイプと新たなモデリングレベルの定義をまとめた表である。従来は異なるモデルタイプに対して同じサフィックスを持つモデルファイルと、同じモデルタイプに対して異なるサフィックスを持つモデルファイルが存在していた。これではどのモデルタイプか一目で判断できないため、「ROHMLレベル」という新たなモデルレベルが導入された。

前述で紹介した新モデルはROHMLレベルL3である。なお、ROHMLレベルはSPICE version 2G.6 MOSFET Modelで定義されている“LEVEL”や、他のモデルサプライヤーが定義している“レベル”、“グレード”や“バージョン”とは異なるので注意して欲しい。

新モデルL3提供後も従来モデルL1を並行して提供する。静特性を詳細に評価するときは静特性精度が優れているL1モデルを、動特性を評価するときは収束性と速度が優れているL3モデルを使い分けて欲しい。

モデルタイプ	説明	主な製品群	従来	新たなモデリングレベル	
			サフィックス	ROHMLレベル	サフィックス
コンパクトモデル	等価回路を表す複数の数式が予め組み込まれており、それらの数式に用いる複数の係数を記述したデバイスモデル	Tr, Di	partnumber_SPICE partnumber_ltspace partnumber (none)	LC	partnumber_LC
マクロモデル	複数のデバイスモデルと回路情報を含んだサブサーキットモデル	Tr, Di, Si-MOSFET	partnumber_SPICE partnumber_ltspace partnumber (none)	L0	partnumber_L0
ビヘイビアモデル (従来モデル)	素子特性を任意の関数で定義したモデル	Di, SiC, IGBT	partnumber_SPICE partnumber_ltspace partnumber (none)	L1	partnumber_L1
ビヘイビアモデル・ 自己発熱 (従来モデル)	L1モデルにRC熱モデルを加えて、自己発熱を動的に計算できるようにしたモデル	SiC, IGBT	partnumber_SelfHeat partnumber_t	L2	partnumber_L2
ビヘイビアモデル (高速・高収束)	L1モデルに対して収束性およびシミュレーション速度を向上した、動特性評価に特化したモデル	SiC, GaN	-	新モデル L3	partnumber_L3
ビヘイビアモデル・ 自己発熱 (高速・高収束)	L3モデルにRC熱モデルを加えて、自己発熱を動的に計算できるようにしたモデル	SiC, GaN	-	開発予定 L4	partnumber_L4
RC熱モデル	熱モデルを表すRC熱ネットワークのみが含まれるモデル	Tr, Di, Si-MOSFET	partnumber_Rthja partnumber_th partnumber_Rthjc partnumber_thc	TN	partnumber_TN

表2. モデルタイプと新たなモデリングレベルの定義

## SPICE モデルの実装方法

LTspice<sup>®</sup>にSPICEモデルを実装する手順の概要を図3に示す。詳細な方法は、アプリケーションノート「LTspice<sup>®</sup>モデルの使い方」を参照されたい。また、Webサイトで「LTspice<sup>®</sup>用の回路モデル」を公開している。必要なシミュレーション回路モデルを選ぶことで検証に役立てることができる。

1. 回路図と同じフォルダにモデルファイルを格納する。
2. 回路図に追加したコンポーネントを配置し、シミュレーションを実行する。

LTspice<sup>®</sup>モデルを回路図ファイルと同じフォルダに保存します



新しいコンポーネントを回路図に追加するには、ツールバーの「Component」アイコンをクリックします




図3. LTspice<sup>®</sup>にSPICEモデルを実装

## 今後の展開

今回開発した新モデルは第4世代SiC MOSFET用で、収束性とシミュレーション速度を向上させたROHMレベル3 (L3) であり、2025年4月よりWebサイトで公開していく。今後は自己発熱モデルであるROHMレベル4 (L4) の開発を予定している。

新たなモデルレベルへの移行は、まず第4世代SiC MOSFETモデルを2025年4月より開始し、その他の製品群にも順次拡大されるが、移行期間中は新旧モデルファイルが併存することになる。

・LTspice<sup>®</sup>は、アナログ・デバイセズ社の登録商標です。

他社商標を使用する場合は権利者が決めた使用方法に従ってご使用ください。

本資料に記載されている内容は、ロームグループ（以下「ローム」という）製品のご紹介を目的としています。ローム製品のご使用にあたりましては、別途最新のデータシートもしくは仕様書を必ずご確認ください。ロームは、本資料に記載された情報に誤りがないことを保証するものではありません。万が一、本資料に記載された情報の誤りによりお客様または第三者に損害が生じた場合においても、ロームは一切その責任を負いません。本資料に記載された応用回路例などの情報及び諸データは、あくまでも一例を示すものであり、これらに関する第三者の知的財産権及びその他の権利について権利侵害がないことを保証するものではありません。ロームは、本資料に記載された情報及び諸データについて、ロームもしくは第三者が所有または管理している知的財産権その他の権利の実施、使用または利用を、明示的にも黙示的にも、お客様に許諾するものではありません。ローム製品及び本資料に記載の技術を輸出または国外へ提供する際には、「外国為替及び外国貿易法」、「米国輸出管理規則」など適用される輸出関連法令を遵守し、それらの定めにしたがって必要な手続きを行ってください。本資料の全部または一部をロームの文書による事前の承諾を得ることなく転載または複製することを固くお断り致します。本資料の記載内容は 2025 年 3 月現在のものであり、予告なく変更することがあります。

R2043A

