



お客様各位

資料中の「ラピステクノロジー」等名称の ローム株式会社への変更

2024 年4 月1 日をもって、ローム株式会社は、100%子会社である
ラピステクノロジー株式会社を吸収合併しました。従いまして、本資料中にあります
「ラピステクノロジー株式会社」、「ラピステクノ」、「ラピス」といった表記に関しましては、
全て「ローム株式会社」に読み替えて適用するものとさせていただきます。
なお、会社名、会社商標、ロゴ等以外の製品に関する内容については、変更はありません。
以上、ご理解の程よろしくお願いいたします。

2024 年4 月1 日
ローム株式会社

ML630Q464/Q466

超ローパワー 32-bit マイクロコントローラ

■概要

本 LSI は、32 ビット CPU コア ARM®Cortex®-M0+コアを搭載し、128K バイトのフラッシュメモリ* 16K バイトの RAM、USB Full speed device、SSIO、UART、I²C、電源電圧レベル検出回路、RC 発振式 AD コンバータ、逐次比較型 AD コンバータ、LCD ドライバ等、多彩な周辺機能を集積した高性能ローパワーな CMOS32 ビットマイクロコントローラです。さらに、ソフトウェアによる書き込み可能なデータフラッシュ・メモリ* 領域やソフトウェアからプログラム領域を書き換える機能を持ちます。

*: This product uses SuperFlash® technology licensed from Silicon Storage Technology, Inc. SuperFlash® is a registered trademark of Silicon Storage Technology, Inc.

■用途

民生機器、産業機器(例:各種家電、住宅設備、OA 機器、計測機器など)

注) 本商品は車載および、自動列車制御装置、鉄道保安システム等にはご使用いただけません。

船舶・鉄道等の輸送機器、幹線用通信機器、交通信号機器、送電システム、金融端末基幹システム、各種安全制御装置等の高信頼性が必要な用途への使用を検討される場合は、事前に営業窓口へお問い合わせください。

■特長

- CPU
 - RISC 方式 32 ビット CPU (CPU 名称: ARM®Cortex®-M0+コア)
 - ARM®Thumb®/Thumb®-2 命令サポート
 - Serial Wire Debug Port サポート
 - 最小命令実行時間
30.5μs (@32.768kHz システムクロック)
41.7ns (@24MHz システムクロック)

- 内部メモリ
 - ソフトウェアでプログラムメモリを書き換え可能
 - メモリサイズ

製品名	フラッシュメモリ		SRAM
	プログラム領域	データ領域	
ML630Q464	64K バイト(16K×32 ビット)	2K バイト(0.5K×32 ビット)	8K バイト(2K×32 ビット)
ML630Q466	128K バイト(32K×32 ビット)	2K バイト(0.5K×32 ビット)	16K バイト(4K×32 ビット)

- 割り込みコントローラ(NVIC)
 - ノンマスカブル割り込み 1 要因(内部要因:1)
 - マスカブル割り込み 31 要因(内部要因:30、外部要因:1)
 - 各割り込みに対して、優先レベル(4 レベル)の設定可能
- DMA コントローラ(DMAC)
 - 2ch
 - チャンネルごとに、複数の DMA 転送要求元の割り当てが可能
 - チャンネルの優先順位は、固定モードとラウンドロビンモードを選択可能
 - 転送方式は、サイクルスチールモードとバーストモードを選択可能
 - DMA 転送要求はソフトウェアリクエストと外部リクエストの 2 種類に対応
 - 最大転送回数:65,536 回
 - データ転送サイズ:8 ビット/16 ビット/32 ビット
 - 転送要求元: SSIOF, UART, UARTF, I2CF, RC-ADC, SA-ADC

- タイムベースカウンタ(TBC)
 - 低速タイムベースカウンタ×1ch
- 1kHz タイマ
 - 10Hz / 1Hz 割込み機能
- タイマ(TMR)
 - 8ビット×8ch(2ch 使用で 16ビット構成可能)
 - ワンショットタイマモード機能
 - カウンタクロックに外部端子を選択可能
- 多機能タイマ(FTM)
 - 16ビット×4ch
 - オートリロードタイマモード/ワンショットタイマモード/PWM モード
 - イベントトリガ(外部端子入力割込み、タイマ割り込み要求)によるタイマのスタート/ストップ/クリア制御
 - LSCLK/OSCLK/HSCLK/外部入力クロックの 1~64 分周を選択可能
 - キャプチャ機能 (外部トリガ入力を利用してパルス幅などの測定が可能)
 - デッドタイム付き相補 PWM 出力、同期 PWM 出力
- リアルタイムカウンタ(RTC)
 - 1 チャンネル(99 年カレンダー、アラーム機能、時計補正機能)
- ウォッチドッグタイマ(WDT)
 - ノンマスカブル割込み、およびリセット
(1 回目のオーバーフローで割込みを発生、2 回目のオーバーフローでリセットを発生)
 - フリーラン
 - オーバフロー周期は、125ms、500ms、2s、8s から選択可能 (LSCLK=32.768kHz 時)
- 同期式シリアルポート(SSIOF/SSIO)
 - FIFO なし(SSIO) × 1 ch
 - 16 バイト 送信/受信 FIFO 内蔵(SSIOF) × 1 ch
 - マスタ/スレーブ選択可能
 - LSB/MSB ファースト選択可能
 - 8ビット/16ビット長選択可能
 - クロックの位相及び極性が選択可能
 - スレーブセレクト信号対応 (FIFO 内蔵タイプのみ)
- UART(UARTF/UART)
 - FIFO なし(UART) × 1 ch
 - 16 バイト 送信/受信 FIFO 内蔵(UARTF) × 1 ch
 - 全二重通信対応
 - 通信速度 2400~115200bps を設定可能
 - プログラマブルインタフェース(データ長、パリティ、ストップビットの選択可能)
- I²C バスインタフェース(I²C/ I²CF)
 - FIFO なし(I²C) × 1 ch
 - 16 バイト 送信/受信 FIFO 内蔵(I²CF) × 1 ch
 - マスタ/スレーブ選択可能 (I²CF のみ)
 - 標準モード(100kHz)、ファーストモード(400kHz) 対応

- USB Full Speed device
 - Universal Serial Bus (USB) 準拠
 - Full-speed(12Mbps)×1ポート
 - エンドポイント数:5または6
 - 全てのデータ転送タイプ(コントロール転送、バルク転送、インタラプト転送、アイソクロナス転送)をサポート
 - SOF 生成、CRC5/16 生成機能を内蔵
 - データ転送用 FIFO へ 8 ビット/16 ビット/32 ビットアクセス可能
- 汎用ポート(PORT)
 - 入出力ポート×38ch(2 次、3 次、4 次、5 次機能を含む)
(ML630Q464/ML630Q466 : LCD com/入出力 port × 4, seg/入出力 port × 16 を含む)
- RC 発振型 A/D コンバータ(RC-ADC)
 - 時分割 2ch 方式
 - タイマ/多機能タイマによるスタート機能
 - 24 ビットカウンタ
- 逐次比較型 A/D コンバータ(SA-ADC)
 - 入力 12ch
 - 分解能 12 ビット
 - タイマ/多機能タイマによるスタート機能
 - 静電容量タッチセンス機能
- アナログコンパレータ(CMP)
 - 入力 2ch
 - コモンモード入力電圧: $0.2V \sim V_{DD} - 0.2V$
 - 入力オフセット電圧: 30mV(max)
 - 割込みはエッジの選択、サンプリング有無が選択可能
- 電圧レベル検出(VLS)機能
 - 精度: $\pm 3\%$
 - 閾値電圧: 64 値より選択
 - 割込み発生、リセット発生選択可能
 - 検出対象(V_{DD}/V_{VLS})の選択可能
- 低電圧検出(LLD)機能
 - 閾値電圧: $1.8V \pm 0.2V$
 - リセット発生可能
- LCDドライバ(LCD)
 - 最大 400 ドット(50seg×8com)
 - 1/1~1/8 デューティ
 - 1/2, 1/3 バイアス(バイアス発生回路内蔵)
 - フレーム周波数選択(約 64Hz、73Hz、85Hz、102Hz)
 - バイアス昇圧クロック選択(5 種類)
 - コントラスト調整(32 段階)
 - LCD 停止、LCD 表示、全消灯、全点灯選択可能
 - プログラマブル表示割り付け機能
- 乱数生成器(RANDOM)
 - 8 ビット乱数を生成
- AES
 - 128 ビットブロック共有鍵暗号
 - 128/192/256 ビット鍵
 - ECB/CBC/CTR モード対応

- リセット
 - RESET_N 端子リセット
 - パワーオン検出リセット
 - WDT オーバーフローによるリセット
 - 電圧レベル検出(VLS)リセット
 - 低電圧検出(LLD)リセット
 - 低速水晶発振停止検出リセット
 - ARM®Cortex®-M0+コアの SYSRESETREQ リセット
- クロック
 - 低速側クロック
 - 水晶発振(32.768kHz)
 - 内蔵 RC 発振(32.768kHz)
 - 高速側クロック
 - 内蔵 RC 発振(16MHz)
 - 内蔵 PLL 発振(24MHz)
- パワーマネジメント
 - HALT モード: CPU の命令実行中断(周辺回路は動作状態)
 - HALT-H モード: CPU の命令実行中断(周辺回路は動作状態で高速クロックを自動で停止)
 - DEEP-HALT モード: CPU の命令実行中断(タイマ、LTBC など動作可能な超ローパワーモード)
 - ULTRA-DEEP-HALT モード: CPU の命令実行中断($2.5V \leq V_{DD}$ 時のみ使用可能。タイマ、LTBC など動作可能な超ローパワーモード)
 - STOP モード: 低速発振および高速発振の停止(CPU および周辺回路は動作を停止)
 - クロックギア: ソフトウェアにより高速システムクロックの周波数を変更可能(発振クロックの 1/1、1/2、1/4、1/8、1/16、1/32)
 - ブロック制御機能: 使わない機能ブロック回路の動作をパワーダウン(レジスタリセット&クロック停止)
- 動作保証範囲
 - 動作温度(周囲): $T_a = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$
 - 動作電圧: $V_{DD} = 1.8\text{V} \sim 3.6\text{V}$
- 消費電流(Typ)
 - 高速動作時(24MHz) : 250uA/MHz
 - ULTRA-DEEP-HALT モード時: 0.80uA
- パッケージおよび形名
 - 100-pin プラスチック TQFP
トレイ
ML630Q464-xxxTBZWAX
ML630Q466-xxxTBZWAX

■機能ブロック構成

ML630Q464/Q466 ブロック図




図 1 ML630Q464/Q466 ブロック図

端子配置

ML630Q464/Q466 TQFP パッケージの端子配置図




図 2 ML630Q464/Q466 パッケージ品端子配置図

■端子一覧

ML630Q464/Q466 TQFP パッケージの端子一覧

PIN No.	1 次機能				2 次/3 次/4 次/5 次機能											
	端子名	I/O	初期値	機能	端子名	I/O	機能	端子名	I/O	機能	端子名	I/O	機能	端子名	I/O	機能
14 68 79	V _{SS}	-	-	マイナス側電源端子	-	-	-	-	-	-	-	-	-	-	-	-
65 81	V _{DD}	-	-	プラス側電源端子	-	-	-	-	-	-	-	-	-	-	-	-
80	V _{DDL}	-	-	内部回路用電源端子(内部発生)	-	-	-	-	-	-	-	-	-	-	-	-
70	V _{HF}	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
90	V _{REF}	I	-	SA-ADC リファレンス電圧端子	-	-	-	-	-	-	-	-	-	-	-	-
74	XT0	-	-	低速クロック発振端子	-	-	-	-	-	-	-	-	-	-	-	-
73	XT1	-	-	低速クロック発振端子	-	-	-	-	-	-	-	-	-	-	-	-
78	RESET_N	I	Pull-up Input	リセット入力端子	-	-	-	-	-	-	-	-	-	-	-	-
77	SWC	I	Pull-up Input	デバッグクロック入力	-	-	-	-	-	-	-	-	-	-	-	-
76	SWD	I/O	Pull-up Input	デバッグデータ入出力	-	-	-	-	-	-	-	-	-	-	-	-
75	BRMP	I	Pull-down Input	ブートリマップ端子	-	-	-	-	-	-	-	-	-	-	-	-
95	P00/ EXI00/ AIN8	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	IN0	I	RC-ADC 発振入力	SOUT0	O	SSIO データ出力	RXDF0	I	FIFO 付き UART データ入力	-	-	-
96	P01/ EXI01/ AIN9	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	CS0	O	RC-ADC 基準容量接続端子	SIN0	I	SSIO データ入力	TXDF0	O	FIFO 付き UART データ出力	-	-	-
97	P02/ EXI02/ AIN10	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	RCT0	O	RCADC 測定用抵抗/容量センサ接続端子	SCK0	I/O	SSIO クロック入出力	TMOUT0	O	多機能タイマ出力	-	-	-
98	P03/ EXI03/ AIN11	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	RS0	O	RC-ADC 基準抵抗接続端子	-	-	-	TMOUT1	O	多機能タイマ出力	-	-	-
99	P04/ EXI04	I/O	Hi-Z output	入出力ポート/ 外部割込み	RT0	O	RC-ADC 測定用抵抗センサ接続端子	-	-	-	-	-	-	-	-	-
100	P05/ EXI05	I/O	Hi-Z output	入出力ポート/ 外部割込み	RCM	O	RC-ADC 発振モニタ	-	-	-	-	-	-	-	-	-
91	P20/ EXI20/ AIN4	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	IN1	I	RC-ADC 発振入力	SOUTF0	O	FIFO 付き SSIO データ出力	-	-	-	-	-	-
92	P21/ EXI21/ AIN5	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	CS1	O	RC-ADC 基準容量接続端子	SINF0	I	FIFO 付き SSIO データ入力	-	-	-	-	-	-
93	P22/ EXI22/ AIN6	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	RS1	O	RC-ADC 基準抵抗接続端子	SCKF0	I/O	FIFO 付き SSIO クロック入出力	TMOUT2	O	多機能タイマ出力	-	-	-
94	P23/ EXI23/ AIN7	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力	RT1	O	RC-ADC 測定用抵抗センサ接続端子	SSF0	I/O	FIFO 付き SSIO チップセレクト入出力	TMOUT3	O	多機能タイマ出力	-	-	-
82	P30/ EXI30/ CMP0P/ V _{VLS} P	I/O	Hi-Z output	入出力ポート/ 外部割込み/ コンパレータ非反転入力/VLS 電圧入力	SDAF0	I/O	FIFO 付き I2C データ入出力	SOUT0	O	SSIO データ出力	-	-	-	-	-	-
83	P31/ EXI31/ CMP0M	I/O	Hi-Z output	入出力ポート/ 外部割込み/ コンパレータ反転入力	SCLF0	I/O	FIFO 付き I2C クロック入出力	SIN0	I	SSIO データ入力	-	-	-	-	-	-
84	P32/ EXI32/ CMP1P/ AIN2	I/O	Hi-Z output	入出力ポート/ 外部割込み/ コンパレータ非反転入力/ SA-ADC 入力	RXDF0	I	FIFO 付き UART データ入力	SCK0	I/O	SSIO クロック入出力	TMOUT4	O	多機能タイマ出力	-	-	-
85	P33/ EXI33/ CMP1M/ AIN3	I/O	Hi-Z output	入出力ポート/ 外部割込み/ コンパレータ反転入力/ SA-ADC 入力	TXDF0	O	FIFO 付き UART データ出力	32kCLK O	O	32kHz クロック出力	TMOUT5	O	多機能タイマ出力	-	-	-
86	P34/ EXI34/ AIN0/ LED	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力/ LED 出力	SDA1	I/O	I2C データ入出力	SOUTF0	O	FIFO 付き SSIO データ出力	-	-	-	-	-	-

PIN No.	1 次機能				2 次/3 次/4 次/5 次機能											
	端子名	I/O	初期値	機能	端子名	I/O	機能	端子名	I/O	機能	端子名	I/O	機能	端子名	I/O	機能
87	P35/ EXI35/ AIN1/ LED	I/O	Hi-Z output	入出力ポート/ 外部割込み/ SA-ADC 入力 /LED 出力	SCL1	O	I2C クロック 出力	SINF0	I	FIFO 付き SSIO データ 入力				-	-	-
88	P36/ EXI36/ TMCKI4	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	RXD0	I	UART データ 入力	SCKF0	I/O	FIFO 付き SSIO クロック 入出力	TMOUT6	O	多機能タイマ出力	-	-	-
89	P37/ EXI37/ TMCKI5	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	TXD0	O	UART データ 出力	SSF0	I/O	FIFO 付き SSIO チップ セレクト入出力	TMOUT7	O	多機能タイマ出力	-	-	-
13-10	COM0-3	O	Low Level output	LCD コモン出力	-	-	-	-	-	-	-	-	-	-	-	-
9	P60/ EXI60	I/O	Hi-Z output	入出力ポート/ 外部割込み	COM4	O	LCD コモン 出力	-	-	-	-	-	-	-	-	-
8	P61/ EXI61	I/O	Hi-Z output	入出力ポート/ 外部割込み	COM5	O	LCD コモン 出力	-	-	-	-	-	-	-	-	-
7	P62/ EXI62	I/O	Hi-Z output	入出力ポート/ 外部割込み	COM6	O	LCD コモン 出力	-	-	-	-	-	-	-	-	-
6	P63/ EXI63	I/O	Hi-Z output	入出力ポート/ 外部割込み	COM7	O	LCD コモン 出力	-	-	-	-	-	-	-	-	-
15-48	SEG0-33	O	Low Level output	LCD セグメント出力	-	-	-	-	-	-	-	-	-	-	-	-
49	P40/ EXI40/ LED	I/O	Hi-Z output	入出力ポート/ 外部割込み/ LED 出力	SDAF0	I/O	FIFO 付き I2C データ入出力	SOUT0	O	SSIO データ 出力	-	-	-	SEG34	O	LCD セグメント 出力
50	P41/ EXI41/ LED	I/O	Hi-Z output	入出力ポート/ 外部割込み/ LED 出力	SCLF0	I/O	FIFO 付き I2C クロック 出力	SIN0	I	SSIO データ 入力	-	-	-	SEG35	O	LCD セグメント 出力
51	P42/ EXI42/ TMCKI0	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	RXDF0	I	FIFO 付き UART データ 入力	SCK0	I/O	SSIO クロック 入出力	TMOUT8	O	多機能タイマ出力	SEG36	O	LCD セグメント 出力
52	P43/ EXI43/ TMCKI1	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	TXDF0	O	FIFO 付き UART データ 出力	32kCLK O	O	32kHz クロック 出力	TMOUT9	O	多機能タイマ出力	SEG37	O	LCD セグメント 出力
53	P44/ EXI44	I/O	Hi-Z output	入出力ポート/ 外部割込み	SDA1	I/O	I2C データ入出力	SOUTF0	O	FIFO 付き SSIO データ 出力	-	-	-	SEG38	O	LCD セグメント 出力
54	P45/ EXI45	I/O	Hi-Z output	入出力ポート/ 外部割込み	SCL1	O	I2C クロック 出力	SINF0	I	FIFO 付き SSIO データ 入力	-	-	-	SEG39	O	LCD セグメント 出力
55	P46/ EXI46/ TMCKI2	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	RXD0	I	UART データ 入力	SCKF0	I/O	FIFO 付き SSIO クロック 入出力	TMOUTA	O	多機能タイマ出力	SEG40	O	LCD セグメント 出力
56	P47/ EXI47/ TMCKI3	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	TXD0	O	UART データ 出力	SSF0	I/O	FIFO 付き SSIO チップ セレクト入出力	TMOUTB	O	多機能タイマ出力	SEG41	O	LCD セグメント 出力
57	P50/ EXI50	I/O	Hi-Z output	入出力ポート/ 外部割込み	SDAF0	I/O	FIFO 付き I2C データ入出力	SOUT0	O	SSIO データ 出力	-	-	-	SEG42	O	LCD セグメント 出力
58	P51/ EXI51	I/O	Hi-Z output	入出力ポート/ 外部割込み	SCLF0	I/O	FIFO 付き I2C クロック 出力	SIN0	I	SSIO データ 入力	-	-	-	SEG43	O	LCD セグメント 出力
59	P52/ EXI52	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	RXDF0	I	FIFO 付き UART データ 入力	SCK0	I/O	SSIO クロック 入出力	TMOUT C	O	多機能タイマ出力	SEG44	O	LCD セグメント 出力
60	P53/ EXI53	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	TXDF0	O	FIFO 付き UART データ 出力	32kCLK O	O	32kHz クロック 出力	TMOUT D	O	多機能タイマ出力	SEG45	O	LCD セグメント 出力
61	P54/ EXI54	I/O	Hi-Z output	入出力ポート/ 外部割込み	SDA1	I/O	I2C データ入出力	SOUTF0	O	FIFO 付き SSIO データ 出力	-	-	-	SEG46	O	LCD セグメント 出力
62	P55/ EXI55	I/O	Hi-Z output	入出力ポート/ 外部割込み	SCL1	O	I2C クロック 出力	SINF0	I	FIFO 付き SSIO データ 入力	-	-	-	SEG47	O	LCD セグメント 出力
63	P56/ EXI56/ TMCKI6	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	RXD0	I	UART データ 入力	SCKF0	I/O	FIFO 付き SSIO クロック 入出力	TMOUTE	O	多機能タイマ出力	SEG48	O	LCD セグメント 出力
64	P57/ EXI57/ TMCKI7	I/O	Hi-Z output	入出力ポート/ 外部割込み/ タイマクロック入力	TXD0	O	UART データ 出力	SSF0	I/O	FIFO 付き SSIO チップ セレクト入出力	TMOUTF	O	多機能タイマ出力	SEG49	O	LCD セグメント 出力
66	DP	I/O	Hi-Z output	USB dev D+	-	-	-	-	-	-	-	-	-	-	-	-
67	DM	I/O	Hi-Z output	USB dev D-	-	-	-	-	-	-	-	-	-	-	-	-
69	PUCTL	O	Low output	USB dev ブルアップ制御	-	-	-	-	-	-	-	-	-	-	-	-
3-5	V _{L1-L3}	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
1-2	C ₁₋₂	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
71-72	C _{H1-L2}	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

■端子説明

下表に機能端子の説明を示します。

LSI 端子名は、各端子の 1 次機能の機能端子名を表し、端子モードはポート制御のモードレジスタの設定を表します。

(1st: 1 次機能, 2nd: 2 次機能, 3rd: 3 次機能, 4th: 4 次機能, 5th: 5 次機能)

機能 端子名	I/O	説明	LSI 端子名	端子 モード	Logic (Active Level)
System					
RESET_N	I	リセット入力。L レベルを入力すると LSI はリセットされます。H レベルにすると内部プログラムの動作を開始します。 本端子は、内部でプルアップされています。	RESET_N	—	L
BRMP	I	ファームウェアアップデート用リマップ制御入力端子。リセット解除時に BRMP 端子が H レベルで Bank0 がリマップされます。	BRMP	—	H
XT0	I	低速クロック用の水晶発振子を接続する端子。 必要に応じて本端子と V _{SS} 端子間に C _{DL} , C _{GL} のコンデンサを接続して下さい。	XT0	—	—
XT1	O		XT1	—	—
32kCLKO	O	低速クロック出力端子。	P33, P43, P53	2 nd	—
General-purpose input/output port					
P00-P05	I/O	汎用入出力端子。	P00-P05	1 st	—
P20-P23	I/O	汎用入出力端子。	P20-P23	1 st	—
P30-P37	I/O	汎用入出力端子。	P30-P37	1 st	—
P40-P47	I/O	汎用入出力端子。	P40-P47	1 st	—
P50-P57	I/O	汎用入出力端子。	P50-P57	1 st	—
P60-P63	I/O	汎用入出力端子。	P60-P63	1 st	—
External interrupt					
EXI00-05 EXI20-23 EXI30-37 EXI40-47 EXI50-57 EXI60-63	I	マスカブルの外部割込み端子。ソフトウェアでどの割込みを有効にするか、どのエッジを使用するか選択します。	P00-P05, P20-P23, P30-P37, P40-P47, P50-P57, P60-P63	1 st	H/L
LED					
LED	O	LED 用 N-ch オープンドレイン出力端子	P34,P35,P40,P41	1 st	—
UART					
TXD0	O	UART データ送信端子。	P37,P47,P57	2 nd	—
RXD0	I	UART データ受信端子。	P36,P46,P56	2 nd	—
TXDF0	O	FIFO 付き UART データ送信端子。	P01,P33,P43,P53	2 nd	—
RXDF0	I	FIFO 付き UART データ受信端子。	P00,P32,P42,P52	2 nd	—
I ² C bus interface					
SDA1	I/O	I ² C データ入出力端子。NMOS オープンドレイン出力に設定し、外部にプルアップ抵抗を接続して使用して下さい。	P34,P44,P54	2 nd	—
SCL1	O	I ² C クロック出力端子。NMOS オープンドレイン出力に設定し、外部にプルアップ抵抗を接続して使用して下さい。	P35,P45,P55	2 nd	—
SDAF0	I/O	FIFO 付き I ² C データ入出力端子。NMOS オープンドレイン出力に設定し、外部にプルアップ抵抗を接続して使用して下さい。	P30,P40,P50	2 nd	—
SCLF0	O	FIFO 付き I ² C クロック入出力端子。NMOS オープンドレイン出力に設定し、外部にプルアップ抵抗を接続して使用して下さい。	P31,P41,P51	2 nd	—

機能 端子名	I/O	説明	LSI 端子名	端子 モード	Logic (Active Level)
Synchronous serial					
SCK0	I/O	同期シリアル(SSIO)クロック入出力端子。	P02,P32,P42,P52	3 rd	—
SIN0	I	同期シリアル(SSIO)データ入力端子。	P01,P31,P41,P51	3 rd	—
SOUT0	O	同期シリアル(SSIO)データ出力端子。	P00,P30,P40,P50	3 rd	—
SCKF0	I/O	FIFO 付き同期シリアル(SSIOF)クロック入出力端子。	P22,P36,P46,P56	3 rd	—
SINF0	I	FIFO 付き同期シリアル(SSIOF)データ入力端子。	P21,P35,P45,P55	3 rd	—
SOUTF0	O	FIFO 付き同期シリアル(SSIOF)データ出力端子。	P20,P34,P44,P54	3 rd	—
SSF0	I/O	FIFO 付き同期シリアル(SSIOF)セレクト入出力端子。	P23,P37,P47,P57	3 rd	L
FTM					
TMOUT0-9 TMOUTA-F	O	多機能タイマ出力端子。ソフトウェアで FTIMER0-3 のタイマ出力のいずれかを選択して出力します。	P02,P03,P22,P23, P32,P33,P36,P37, P42,P43,P46,P47, P52,P53,P56,P57	4 th	—
TMCKI0-7	I	多機能タイマ用外部クロック入力端子。FTIMER0-3 の外部クロックです。	P42,P43,P46,P47, P36,P37,P52,P53	1 st	—
RC oscillation type A/D converter					
IN0	I	チャンネル 0 の発振入力端子。	P00	2 nd	—
CS0	O	チャンネル 0 の基準容量接続端子。	P01	2 nd	—
RS0	O	チャンネル 0 の基準抵抗接続端子。	P03	2 nd	—
RT0	O	チャンネル 0 の測定用抵抗センサ接続端子。	P04	2 nd	—
RCT0	O	チャンネル 0 の測定用抵抗/容量センサ接続端子。	P02	2 nd	—
RCM	O	RC 発振モニタ端子。	P05	2 nd	—
IN1	I	チャンネル 1 の発振入力端子。	P20	2 nd	—
CS1	O	チャンネル 1 の基準容量接続端子。	P21	2 nd	—
RS1	O	チャンネル 1 の基準抵抗接続端子。	P22	2 nd	—
RT1	O	チャンネル 1 の測定用抵抗センサ接続端子。	P23	2 nd	—
Successive approximation type A/D converter					
V _{REF}	I	SA-ADC 基準電位入力。	V _{REF}	—	—
AIN0-11	I	SA-ADC の 0-11 チャンネルのアナログ入力端子。	(AIN0-3) P32-35, (AIN4-7) P20-23, (AIN8-11) P00-03	1 st	—
Analog comparator					
CMP0P	I	コンパレータ 0 の非反転入力端子。	P30	1 st	—
CMP0M	I	コンパレータ 0 の反転入力端子。	P31	1 st	—
CMP1P	I	コンパレータ 1 の非反転入力端子。	P32	1 st	—
CMP1M	I	コンパレータ 1 の反転入力端子。	P33	1 st	—
USB FS Device					
DP	I/O	USB デバイス D+端子。	DP	—	—
DM	I/O	USB デバイス D-端子。	DM	—	—
PUCTL	O	USB デバイスブルアップ制御端子。	PUCTL	—	—
DEBUG Interface					
SWC	I	デバッグクロック入力端子。	SWC	—	—
SWD	I/O	デバッグデータ入出力端子。	SWD	—	—
Power supply					
V _{SS}	—	マイナス側電源端子。	V _{SS}	—	—
V _{DD}	—	プラス側電源端子。	V _{DD}	—	—
V _{DDL}	—	ロジック用内蔵レギュレータのコンデンサ接続端子。V _{SS} との間に C _{L0} および C _{L1} を接続して下さい。	V _{DDL}	—	—
V _{HF}	—	ハーパー回路用プラス側電源端子。V _{SS} との間に C _{VH} を接続して下さい。	V _{HF}	—	—
C _{H1} -C _{H2}	—	ハーパー回路用コンデンサ接続端子。	C _{H1} -C _{H2}	—	—

機能 端子名	I/O	説明	LSI 端子名	端子 モード	Logic (Active Level)
LCD driver					
COM0 – COM3	—	LCDドライバのコモン端子。	COM0 – COM3	—	—
COM4 – COM7	—	LCDドライバのコモン端子。	P60-P63	2 nd	—
SEG0 – SEG33	—	LCDドライバのセグメント端子。	SEG0 – SEG33	—	—
SEG34 – SEG49	—	LCDドライバのセグメント端子。	P40-P47, P50-P57	5 th	—
C ₁ -C ₂	—	LCD バイアス用コンデンサ接続端子。	C ₁ -C ₂	—	—
V _{L1} -V _{L3}	—	LCD バイアス用リファレンス電圧端子。	V _{L1} -V _{L3}		

■未使用端子の処理

表 1 に未使用端子の処理方法を示します。

表 1 未使用端子の処理

端子	推奨端子処理
RESET_N	V _{DD} へ接続
BRMP	V _{SS} へ接続
SWC	プルアップ抵抗に接続
SWD	プルアップ抵抗に接続
V _{REF}	V _{DD} へ接続
P00 - P05	オープン
P20 - P23	オープン
P30 - P37	オープン
P40 - P47	オープン
P50 - P57	オープン
P60 - P63	オープン
COM0 - COM3	オープン
SEG0 - SEG33	オープン
DP, DM, PUCTL	オープン
V _{L1} , V _{L2} , V _{L3}	オープン
C1, C2	オープン

【注意】

未使用の入力ポートおよび入出力ポートは、ハイインピーダンス入力設定状態で端子をオープンのままにしておくと消費電流が過大に流れる恐れがありますので、プルダウン抵抗付き入力モード／プルアップ抵抗付き入力モード、もしくは出力モードに設定することを推奨します。

■電気的特性

●絶対最大定格

(V_{SS}=0V)

項 目	記 号	条 件	定 格 値	単位
電源電圧 1	V _{DD}	Ta=25°C	-0.3~+4.6	V
電源電圧 2	V _{DDL}	Ta=25°C	-0.3~+2.0	V
電源電圧 3	V _{L1-3}	Ta=25°C	-0.3 to +6.0	V
入力電圧 1 (P00-P05, P20-P23, P30-P35, SWC, SWD, BRMP, RESET_N, DP, DM)	V _{IN}	Ta=25°C	-0.3~V _{DD} +0.3	V
入力電圧 5Vトレラント (P36, P37, P40-P47, P50-P57, P60-P63)	V _{INT}	Ta=25°C	-0.3 to +6.0	V
出力電圧 1	V _{OUT1}	Ta=25°C	-0.3~V _{DD} +0.3	V
出力電圧 2 (COM0-COM7 SEG0-SEG49)	V _{OUT2}	Ta=25°C	-0.3~V _{L1-3} +0.3	V
出力電流 1	I _{OUT1}	ポート 0、2 Ta=25°C	-12~+11	mA
出力電流 2	I _{OUT2}	ポート 3~6 Ta=25°C	-12~+20	mA
許容損失	PD	Ta=25°C	0.9	W
保存温度	T _{STG}	—	-55 ~ +150	°C

●推奨動作条件

(V_{SS}=0V)

項 目	記 号	条 件	範 囲	単位
動作温度(周囲)	T _{OP}	—	-40~+85	°C
動作電圧	V _{DD}	—	1.8~3.6	V
リファレンス電圧	V _{REF}	—	1.8~V _{DD}	V
動作周波数(CPU)	f _{OP}	—	LSCLK 32.768k HSCLK 500k ~ 24M	Hz
低速水晶発振周波数	f _{XTL}	—	32.768k	Hz
低速水晶発振 外付け容量 1	C _{DL}	VT-200-FL(SII 製)使用時	6.8~12	pF
	C _{GCL}		6.8~12	
低速水晶発振 外付け容量 2	C _{DL}	DT-26(大真空)使用時	12~16	pF
	C _{GCL}		12~16	
低速水晶発振*1 外付け容量 3	C _{DL}	VT-200-F(SII 製)使用時	12~22	pF
	C _{GCL}		12~22	
V _{DDL} 端子外付け容量*2	C _L	ESR≤500mΩ	2.2±30%	μF
V _{L1,2,3} 外付け容量	C _{a,b,c}	—	1 ± 30%	μF
C ₁ -C ₂ 外付け容量	C ₁₂	—	1 ± 30%	μF
C _{H1} -C _{H2} 外付け容量	C _{H12}	—	1 ± 30%	μF
V _{HF} 外付け容量	C _{VH}	—	1 ± 30%	μF

*1: この水晶での DEEPHALT を設定すると、動作しない可能性がありますので、設定は禁止致します。DEEPHALT 以外でご使用下さい。

その他の水晶振動子をご使用の場合はマッチング評価等で、特性をご確認の上ご使用ください。

*2: お客様のご使用環境で評価の上、必要に応じて C_{L0}=0.1μF を付けて下さい。

基板設計の際は、アプリケーションノート“MCU 基板設計時の注意事項”を合わせて参照してください。

●フラッシュメモリ仕様

(V_{SS}= 0V)

項 目	記 号	条 件		範 囲	単 位
動作温度（周囲）	T _{OP}	データ領域：書き込み／消去時		-40～+85	℃
		プログラム領域：書き込み／消去時		0～+40	℃
動作電圧 書き換え回数	V _{DD}	書き込み／消去時		1.8～3.6	V
	C _{EPD}	データ領域(1,024B x 2)		10,000	回
	C _{EPP}	プログラム領域		100	回
消去単位	—	ブロック消去	プログラム領域	8	KB
			データ領域	2	
		セクタ消去		1	KB
消去時間（最大）	—	ブロック消去 セクタ消去		100	ms
書き込み単位	—	—		1ワード(4バイト)	—

●直流特性(発振)

(特に指定のない場合は、 $V_{DD}=1.8\sim 3.6V$, $V_{SS}=0V$, $T_a=-40\sim +85^{\circ}C$)

項 目	記 号	条 件	規 格 値			単位	測定 回路
			Min.	Typ.	Max.		
低速水晶発振開始時間	T _{XTL}	—	—	—	2	s	1
低速内蔵 RC 発振周波数 ^{*1*2*3}	f _{LCR}	Ta=25℃	typ -1.5%	32.768	typ +1.5%	kHz	
		Ta=-40～85℃	typ -5%	32.768	typ +5%		
高速内蔵 RC 発振周波数 ^{*1*2}	f _{HCR}	Ta=25℃	typ -1%	16	typ +1%	MHz	
		Ta=-40～85℃	typ -5%	16	typ +5%		
PLL 周波数	f _{PLL}	f _{XTL} =32.768kHz	typ -0.25%	24	typ +0.25%	MHz	
低速水晶発振停止検出時間	T _{STOP}	—	—	600	—	μs	

*1: 1024 サイクルの平均値です。

*2: 出荷時の保証値です。

*3: DEEP-HALT/ULTRA-DEEP-HALT モードを除く

●直流特性(IDD)

(特に指定のない場合は、VDD=1.8~3.6V, VSS=0V, Ta=-40~+85°C)

項 目	記 号	条 件	規 格 値*1			単位	測定 回路
			Min.	Typ.	Max.		
消費電流 1	IDD1	STOP モード (低速/高速発振停止)	Ta=25°C	—	0.70	2.5	μA
			Ta=-40~85°C	—	—	28	
消費電流 2	IDD2-1	ULTRA-DEEP-HALT モード時*3*4 (LTBC 動作) 水晶 32.768kHz 発振動作 高速発振停止 2.5V ≤ VDD	Ta=25°C	—	0.80	2.5	μA
			Ta=-40~85°C	—	—	20	
	IDD2-2	DEEP-HALT モード時*3*4 (LTBC 動作) 水晶 32.768kHz 発振動作 高速発振停止	Ta=25°C	—	1.30	3.0	μA
			Ta=-40~85°C	—	—	28	
消費電流 3	IDD3	HALT モード時*3*4 (LTBC 動作) 水晶 32.768kHz 発振動作 高速発振停止	Ta=25°C	—	2.2	5.0	μA
			Ta=-40~85°C	—	—	32	
消費電流 4	IDD4	CPU 低速クロック時*2*4 水晶 32.768kHz 発振動作 高速発振停止	Ta=25°C	—	9.0	14	μA
			Ta=-40~85°C	—	—	45	
消費電流 5	IDD5	CPU 高速クロック時*2*4 内蔵 16MHz 発振動作	Ta=25°C	—	3.8	5.0	mA
			Ta=-40~85°C	—	—	5.5	
消費電流 6	IDD6	CPU 高速クロック時*2*4 PLL24MHz 発振時	Ta=25°C	—	6.0	7.0	mA
			Ta=-40~85°C	—	—	7.5	

*1: Typ 規格は VDD=3.0V のとき

*2: CPU 動作率 100%時 (HALT 状態なし)

*3: 32.768KHz 水晶振動子 VT-200-FL (SII 製) 使用時 (CGL/CDL=12pF)

32.768KHz 水晶振動子 DT-26 (大真空) 使用時 (CGL/CDL=12pF)

*4: CLKCON の有効ビットすべて“0”、RSTCON の有効ビット全て“1”

●直流特性(VLS)

(特に指定のない場合は、VDD=1.8~3.6V, VSS=0V, Ta=-40~+85°C)

項 目	記 号	条 件	規 格 値			単位	測定 回路
			Min.	Typ.	Max.		
VLS 判定電圧 (V _{DD} 立ち下がり)	V _{VLS}	VL _{SLV} [5:0] = 00H ^{*1}	Typ. -3%	1.200	Typ. +3%	V	1
		VL _{SLV} [5:0] = 01H ^{*1}		1.225			
		VL _{SLV} [5:0] = 02H ^{*1}		1.250			
		VL _{SLV} [5:0] = 03H ^{*1}		1.275			
		VL _{SLV} [5:0] = 04H ^{*1}		1.300			
		VL _{SLV} [5:0] = 05H ^{*1}		1.325			
		VL _{SLV} [5:0] = 06H ^{*1}		1.350			
		VL _{SLV} [5:0] = 07H ^{*1}		1.375			
		VL _{SLV} [5:0] = 08H ^{*1}		1.400			
		VL _{SLV} [5:0] = 09H ^{*1}		1.425			
		VL _{SLV} [5:0] = 0AH ^{*1}		1.450			
		VL _{SLV} [5:0] = 0BH ^{*1}		1.475			
		VL _{SLV} [5:0] = 0CH ^{*1}		1.500			
		VL _{SLV} [5:0] = 0DH ^{*1}		1.525			
		VL _{SLV} [5:0] = 0EH ^{*1}		1.550			
		VL _{SLV} [5:0] = 0FH ^{*1}		1.575			
		VL _{SLV} [5:0] = 10H ^{*1}		1.600			
		VL _{SLV} [5:0] = 11H ^{*1}		1.625			
		VL _{SLV} [5:0] = 12H ^{*1}		1.650			
		VL _{SLV} [5:0] = 13H ^{*1}		1.675			
		VL _{SLV} [5:0] = 14H ^{*1}		1.700			
		VL _{SLV} [5:0] = 15H ^{*1}		1.725			
		VL _{SLV} [5:0] = 16H ^{*1}		1.750			
		VL _{SLV} [5:0] = 17H ^{*1}		1.775			
		VL _{SLV} [5:0] = 18H		1.800			
		VL _{SLV} [5:0] = 19H		1.825			
		VL _{SLV} [5:0] = 1AH		1.850			
		VL _{SLV} [5:0] = 1BH		1.875			
		VL _{SLV} [5:0] = 1CH		1.900			
		VL _{SLV} [5:0] = 1DH		1.925			
		VL _{SLV} [5:0] = 1EH		1.950			
		VL _{SLV} [5:0] = 1FH		1.975			
		VL _{SLV} [5:0] = 20H		2.000			
		VL _{SLV} [5:0] = 21H		2.050			
		VL _{SLV} [5:0] = 22H		2.100			
		VL _{SLV} [5:0] = 23H		2.150			
		VL _{SLV} [5:0] = 24H		2.200			
		VL _{SLV} [5:0] = 25H		2.250			
		VL _{SLV} [5:0] = 26H		2.300			
		VL _{SLV} [5:0] = 27H		2.350			
		VL _{SLV} [5:0] = 28H		2.400			
		VL _{SLV} [5:0] = 29H		2.450			
		VL _{SLV} [5:0] = 2AH		2.500			
		VL _{SLV} [5:0] = 2BH		2.550			
		VL _{SLV} [5:0] = 2CH		2.600			

		VLSLV[5:0] = 2DH		2.650			
		VLSLV[5:0] = 2EH		2.700			
		VLSLV[5:0] = 2FH		2.750			
		VLSLV[5:0] = 30H		2.800			
		VLSLV[5:0] = 31H		2.850			
		VLSLV[5:0] = 32H		2.900			
		VLSLV[5:0] = 33H		2.950			
		VLSLV[5:0] = 34H		3.000			
		VLSLV[5:0] = 35H		3.050			
		VLSLV[5:0] = 36H		3.100			
		VLSLV[5:0] = 37H		3.150			
		VLSLV[5:0] = 38H		3.200			
		VLSLV[5:0] = 39H		3.250			
		VLSLV[5:0] = 3AH		3.300			
		VLSLV[5:0] = 3BH		3.350			
		VLSLV[5:0] = 3CH		3.400			
		VLSLV[5:0] = 3DH		3.450			
		VLSLV[5:0] = 3EH		3.500			
		VLSLV[5:0] = 3FH		3.550			
V _{VLS} ヒステリシス幅 (V _{DD} 立ち上がり)	H _{VLS}	—	V _{VLS} x 1.0%	V _{VLS} x 2.7%	V _{VLS} x 4.5%	V	

VLSLV[3:0]は VLSCON レジスタの検出電圧レベルを変更するビットです。

*1: VLS 入力に V_{VLS}P 端子選択時のみ

●直流特性(LLD)

(特に指定のない場合は、V_{DD}=1.8~3.6V, V_{SS}=0V, Ta=-40~+85°C)

項 目	記 号	条 件	規 格 値			単位	測定 回路
			Min.	Typ.	Max.		
LLD 判定電圧	VLLR	—	1.60	1.80	2.00	V	1

●直流特性(アナログコンパレータ)

(特に指定のない場合は、V_{DD}=1.8~3.6V, V_{SS}=0V, Ta=-40~+85°C)

項目	記号	条件	規 格 値			単位	測定 回路
			Min.	Typ.	Max.		
同相入力範囲	V _{CMPI} N	—	0.2	—	V _{DD} -0.2	V	1
入力オフセット電圧	V _{CMPO} F	—	-30	—	30	mV	
コンパレータ判定時間	T _{CMP}	CMPP- CPM =40mV	—	—	2	μs	

●直流特性(LCD Driver)

(特に指定のない場合は、 $V_{DD}=1.8\sim 3.6V$, $V_{SS}=0V$, $T_a=-40\sim +85^{\circ}C$)

項 目	記 号	条 件		規 格 値			単位	測定 回路
				Min.	Typ.	Max.		
V _{L1} 電圧	V _{L1}	V _{DD} =3.0V, T _j =25℃	LCN[4:0]=00H ^{*2}	0.89	0.94	0.99	V	1
			LCN[4:0]=01H ^{*2}	0.91	0.96	1.01		
			LCN[4:0]=02H ^{*2}	0.93	0.98	1.03		
			LCN[4:0]=03H ^{*2}	0.95	1.00	1.05		
			LCN[4:0]=04H ^{*2}	0.97	1.02	1.07		
			LCN[4:0]=05H ^{*2}	0.99	1.04	1.09		
			LCN[4:0]=06H ^{*2}	1.01	1.06	1.11		
			LCN[4:0]=07H ^{*2}	1.03	1.08	1.13		
			LCN[4:0]=08H ^{*2}	1.05	1.10	1.15		
			LCN[4:0]=09H ^{*2}	1.07	1.12	1.17		
			LCN[4:0]=0AH ^{*2}	1.09	1.14	1.19		
			LCN[4:0]=0BH ^{*2}	1.11	1.16	1.21		
			LCN[4:0]=0CH ^{*2}	1.13	1.18	1.23		
			LCN[4:0]=0DH ^{*2}	1.15	1.20	1.25		
			LCN[4:0]=0EH ^{*2}	1.17	1.22	1.27		
			LCN[4:0]=0FH ^{*2}	1.19	1.24	1.29		
			LCN[4:0]=10H	1.21	1.26	1.31		
			LCN[4:0]=11H	1.23	1.28	1.33		
			LCN[4:0]=12H	1.25	1.30	1.35		
			LCN[4:0]=13H	1.27	1.32	1.37		
			LCN[4:0]=14H	1.29	1.34	1.39		
			LCN[4:0]=15H	1.31	1.36	1.41		
			LCN[4:0]=16H	1.33	1.38	1.43		
			LCN[4:0]=17H	1.35	1.40	1.45		
			LCN[4:0]=18H	1.37	1.42	1.47		
			LCN[4:0]=19H	1.39	1.44	1.49		
			LCN[4:0]=1AH	1.41	1.46	1.51		
			LCN[4:0]=1BH	1.43	1.48	1.53		
			LCN[4:0]=1CH	1.45	1.50	1.55		
			LCN[4:0]=1DH	1.47	1.52	1.57		
			LCN[4:0]=1EH	1.49	1.54	1.59		
			LCN[4:0]=1FH	1.51	1.56	1.61		
V _{L1} 温度偏差* ¹	ΔV _{L1}	V _{DD} =3.0V		—	-0.06	—	%/℃	
V _{L1} 電圧依存* ¹	ΔV _{L1}	V _{DD} =1.8～3.6V		—	5	20	mV/V	
V _{L2} 電圧	V _{L2}	V _{DD} =3.0V, T _j =25℃ 負荷 1MΩ (V _{L3} －V _{SS} 間)		Typ. -10%	V _{L1} ×2	Typ. +4%	V	
V _{L3} 電圧	V _{L3}			Typ. -10%	V _{L1} ×3	Typ. +4%		
LCD バイアス電 圧発生時間	T _{BIAS}	—		—	—	600	ms	

*1: 温度・電圧偏差から算出される V_{L1} の電圧が、計算上 V_{DD} 電圧を超える時、 V_{L1} 電圧の最大値は V_{DD} 電圧レベルとなります。

*2: 1/3 bias のみ対応で 1/2bias は非対応となります。

●直流特性(VOHL、IOHL)

(特に指定のない場合は、VDD=1.8~3.6V, VSS=0V, Ta=-40~+85℃)							
項 目	記 号	条 件	規 格 値			単位	測定回路
			Min.	Typ.	Max.		
出力電圧 1 (P00-P05, P20-P23, P30-P37 P40-P47, P50-P57, P60-P63, SWD,PUCTL)	VOH1	IOH=-1mA	V _{DD} -0.5	—	—	V	2
	VOL1	IOL=+0.5mA	—	—	0.4		
出力電圧 2 (P34, P35, P40, P41) (LED モード選択時)	VOL2	2.7V ≤ V _{DD} ≤ 3.6V IOL=+5.0mA	—	—	0.6		
		1.8V ≤ V _{DD} < 2.7V IOL=+2.0mA	—	—	0.4		
出力電圧 3 (P30, P31, P34, P35, P40, P41, P44, P45, P50, P51, P54, P55) (I ² C モード選択時)	VOL3	IOL3= +3mA(I ² C 規格) (V _{DD} ≥ 2V)	—	—	0.4		
出力電圧 4 (P30, P31, P34, P35, P40, P41, P44, P45, P50, P51, P54, P55) (I ² C モード選択時)	VOL4	IOL4= +2mA(I ² C 規格) (V _{DD} < 2V)	—	—	V _{DD} x 0.2		
出力電圧 5 (COM0~7) (SEG00~49)	VOH5	1/3 bias, IOH5=-0.02mA, V _{L1} =1.2V	V _{L3} -0.2	—	—		
	VOM5	1/3 bias, IOM5=+0.02mA, V _{L1} =1.2V	—	—	V _{L2} +0.2		
	VOM5S	1/3 bias, IOM5S=-0.02mA, V _{L1} =1.2V	V _{L2} -0.2	—	—		
	VOML5	1/3 bias, IOML5=+0.02mA, V _{L1} =1.2V	—	—	V _{L1} +0.2		
	VOML5S	1/3 bias, IOML5S=-0.02mA, V _{L1} =1.2V	V _{L1} -0.2	—	—		
	VOL5	1/3 bias, IOL5=+0.02mA, V _{L1} =1.2V	—	—	0.2		
出力電圧 5 (COM0~7) (SEG00~49)	VOH5	1/2 bias, IOH5=-0.01mA, V _{L1} =1.4V	V _{L3} -0.3	—	—		
	VOM5	1/2 bias, IOM5=+0.01mA, V _{L1} =1.4V	—	—	V _{L2} +0.3		
	VOM5S	1/2 bias, IOM5S=-0.01mA, V _{L1} =1.4V	V _{L2} -0.3	—	—		
	VOML5	1/2 bias, IOML5=+0.01mA, V _{L1} =1.4V	—	—	V _{L1} +0.3		
	VOML5S	1/2 bias, IOML5S=-0.01mA, V _{L1} =1.4V	V _{L1} -0.3	—	—		
	VOL5	1/2 bias, IOL5=+0.01mA, V _{L1} =1.4V	—	—	0.3		
出力リーク 1 (P00-P05, P20-P23, P30-P37, P40-P47, P50-P57, P60-P63, SWD,PUCTL)	IOOH1	VOH=V _{DD} (ハインピーダンス時)	—	—	+1	μA	3
	IOOL1	VOL=V _{SS} (ハインピーダンス時)	-1	—	—		

●直流特性(IIHL)

(特に指定のない場合は、VDD=1.8~3.6V, VSS=0V, Ta=-40~+85°C)

項 目	記 号	条 件	規 格 値 ^{*1}			単位	測定回路
			Min.	Typ.	Max.		
入力電流 1 (RESET_N)	IIH1	VIH1=VDD	—	—	1	μA	4
	IIL1	VIL1=VSS	-900	-300	-20		
入力電流 3 (P00-P05, P20-P23, P30-P37, P40-P47, P50-P57, P60-P63, SWC, SWD, BRMP)	IIH3	VIH3=VDD(プルダウン時)	1	15	200		
	IIL3	VIL3=VSS(プルアップ時)	-200	-15	-1		
	IIH3Z	VIH3=VDD(ハイインピーダンス時)	—	—	1		
	IIL3Z	VIL3=VSS(ハイインピーダンス時)	-1	—	—		
入力電流 4 (P36, P37, P40-P47, P50-P57, P60-P63)	IIH4Z	VIH4=5.0V(ハイインピーダンス時)	—	—	1		

*1: Typ.規格は Ta=25°C, VDD=3.0V のとき

●直流特性(VIHL)

(特に指定のない場合は、VDD=1.8~3.6V, VSS=0V, Ta=-40~+85°C)


項 目	記 号	条 件	規 格 値			単位	測定回路
			Min.	Typ.	Max.		
入力電圧 1 (RESET_N, SWD, SWC, BRMP, P00-P05, P20-P23, P30-P37, P40-P47, P50-P57, P60-P63)	VIH1	—	0.7 ×VDD	—	VDD	V	5
	VIL1	—	0	—	0.3 ×VDD		
入力端子容量 (RESET_N, SWD, SWC, BRMP, P00-P05, P10-P11, P20-P23, P30-P37, P40-P47, P50-P57, P60-P63)	CIN	f=10kHz Vrms=50mV Ta=25°C	—	—	10	pF	—

●直流特性(USB)


項 目	記 号	条 件	規 格 値*1			単位	測定 回路
			Min.	Typ.	Max.		
差動入力感度	V _{DI}	DP 端子と DM 端子の 差分絶対値	0.2	-	-	V	
差動共通モード範囲	V _{CM}	VDI 範囲を含む	0.8	-	2.5	V	
シングルエンド 入力しきい値電圧	V _{SE}		0.8	-	2.0	V	
High レベル出力電圧	V _{OH}	GND に対して 15k W の RL	2.8	-	-	V	
Low レベル出力電圧	V _{OL}	3.6V に対して、1.5k W の RL	-	-	0.3	V	
Hi-Z ステート 入出力リーク電流	I _{LO}	0V < VIN < 3.3V	-10		10	uA	
ドライバ出力抵抗(*2)	Z _{DRV}	定常状態	28		44	Ω	

●測定回路


測定回路 1




測定回路 2




測定回路 3



測定回路 4



測定回路 5



●交流特性（USB）

（特に指定のない場合は、V_{DD}=3.0～3.6V, V_{SS}=0V, Ta=-40～+85℃）

項 目	記 号	条 件	規 格 値			単 位	対 象 ピ ン
			Min.	Typ.	Max.		
立上り時間(*1)	T _R	C _L =50pF	4	-	20	ns	DP,DM
立下り時間(*1)	T _F	C _L =50pF	4	-	20	ns	
出力信号クロスオーバー 電圧	V _{CRS}	C _L =50pF	0.8	-	2.5	V	
データレート	T _{DRATE}	平均ビットレート (12Mbps±0.25%)	11.97	-	12.03	Mbps	

*1: T_RおよびT_Fは、振幅の10%点と90%点の遷移時間。

●交流特性（同期式シリアルポート）

（特に指定のない場合は、 $V_{DD}=1.8\sim 3.6V$, $V_{SS}=0V$, $T_a=-40\sim +85^{\circ}C$ ）


項 目	記 号	条 件	規 格 値			単位
			Min.	Typ.	Max.	
SCK 入力サイクル （スレーブモード）	t_{SCYC}	高速発振停止時	10	—	—	μs
		高速発振時	500^{*2}	—	—	ns
SCK 出力サイクル （マスタモード）	t_{SCYC}	—	—	SCK^{*1}	—	s
SCK 入力パルス幅 （スレーブモード）	t_{SW}	高速発振停止時	4	—	—	μs
		高速発振時	200	—	—	ns
SCK 出力パルス幅 （マスタモード）	t_{SW}	—	t_{SCYC} $\times 0.4$	t_{SCYC} $\times 0.5$	t_{SCYC} $\times 0.6$	s
SOUT 出力遅延時間 （スレーブモード）	t_{SD}	—	—	—	180	ns
SOUT 出力遅延時間 （マスタモード）	t_{SD}	—	—	—	80	ns
SIN 入力 セットアップ時間 （スレーブモード）	t_{SS}	—	50	—	—	ns
SIN 入力 セットアップ時間 （マスタモード）	t_{SS}	—	130	—	—	ns
SIN 入力 ホールド時間	t_{SH}	—	50	—	—	ns

*1：次のレジスタで選択されたクロック周期(最小 250ns, 但し P02,P22 使用時は 500ns)

SSIO の場合、シリアルポート 0 モードレジスタ (SIO0MOD) の S0CK2-0

SSIOF の場合、SIOF0 ボーレートレジスタ(SF0BRR)の SF0BR9-0

*2：SSIOF の場合、SYSCLK は本規格の 2 倍以上の周波数にしてください。




●交流特性 (I²C バスインタフェース : 標準モード 100kHz)(特に指定のない場合は、V_{DD}=1.8~3.6V, V_{SS}=0V, Ta=-40~+85°C)

項 目	記 号	条 件	規 格 値			単位
			Min.	Typ.	Max.	
SCL クロック周波数	f _{SCL}	—	0	—	100	kHz
SCL ホールド時間 (スタート/再スタート コンディション)	t _{HD:STA}	—	4.0	—	—	μs
SCL "L" レベル時間	t _{LOW}	—	4.7	—	—	μs
SCL "H" レベル時間	t _{HIGH}	—	4.0	—	—	μs
SCL セットアップ時間 (再スタートコンディション)	t _{SU:STA}	—	4.7	—	—	μs
SDA セットアップ時間	t _{SU:DAT}	—	0.25	—	—	μs
SCL セットアップ時間 (ストップコンディション)	t _{SU:STO}	—	4.0	—	—	μs
バスフリー時間	t _{BUF}	—	4.7	—	—	μs

●交流特性 (I²C バスインタフェース : ファーストモード 400kHz)(特に指定のない場合は、V_{DD}=1.8~3.6V, V_{SS}=0V, Ta=-40~+85°C)

項 目	記 号	条 件	規 格 値			単位
			Min.	Typ.	Max.	
SCL クロック周波数	f _{SCL}	—	0	—	400	kHz
SCL ホールド時間 (スタート/再スタート コンディション)	t _{HD:STA}	—	0.6	—	—	μs
SCL "L" レベル時間	t _{LOW}	—	1.3	—	—	μs
SCL "H" レベル時間	t _{HIGH}	—	0.6	—	—	μs
SCL セットアップ時間 (再スタートコンディション)	t _{SU:STA}	—	0.6	—	—	μs
SDA セットアップ時間	t _{SU:DAT}	—	0.1	—	—	μs
SCL セットアップ時間 (ストップコンディション)	t _{SU:STO}	—	0.6	—	—	μs
バスフリー時間	t _{BUF}	—	1.3	—	—	μs

*1 : SYSCLK=16MHz もしくは 24MHz のみ



●交流特性 (RC 発振方式 A/D コンバータ)

(特に指定のない場合は、 $V_{DD}=1.8\sim 3.6V$, $V_{SS}=0V$, $T_a=-40\sim +85^{\circ}C$)


項 目	記 号	条 件	規 格 値			単位
			Min.	Typ.	Max.	
発振用抵抗	RS0,RS1,RT0,RT0-1,RT1	—	1	—	400	k Ω
発振周波数 $V_{DD}=3.0V$ CVR=820pF CS=560pF RAMD0=0	f _{OSC1_0}	発振用抵抗=1k Ω	—	528	—	kHz
	f _{OSC2_0}	発振用抵抗=10k Ω	—	59	—	kHz
	f _{OSC3_0}	発振用抵抗=100k Ω	—	5.9	—	kHz
RS・RT 発振周波数比*1 $V_{DD}=3.0V$ CVR=820pF CS=560pF RAMD0=0	Kf1_0	RT0, RT0-1, RT1=1k Ω	8.225	8.94	9.655	—
	Kf2_0	RT0, RT0-1, RT1=10k Ω	0.99	1	1.01	—
	Kf3_0	RT0, RT0-1, RT1=100k Ω	0.093	0.101	0.109	—

*1: Kfx は、同一条件におけるセンサ抵抗による発振周波数と基準抵抗による発振周波数の比

$$Kfx = \frac{f_{oscx}(RT0-CS0 \text{ 発振})}{f_{oscx}(RS0-CS0 \text{ 発振})}, \quad \frac{f_{oscx}(RT0-1-CS0 \text{ 発振})}{f_{oscx}(RS0-CS0 \text{ 発振})}, \quad \frac{f_{oscx}(RT1-CS1 \text{ 発振})}{f_{oscx}(RS1-CS1 \text{ 発振})}$$

(x = 1, 2, 3)

測定回路



【注意】

- ・共通ノード(各外付けコンデンサや抵抗から IN0/IN1 端子に接続される配線パターン)は、CVR0/CVR1 を含めて LSI から最短になるようレイアウトしてください。特に IN0 と RS0、IN1 と RS1 間の長い配線は避けて下さい。配線間のカップリング容量で A/D 変換が誤動作する可能性があります。また、共通ノードの周辺にノイズ源となるような信号は配線しないでください。
- ・RT0/RT1 など(サーミスタなど)が配置場所の制限によって配線の引き回しが必要な信号は V_{SS} (GND) 線でガードしてください。
- ・目的の測定に必要な素子(コンデンサや抵抗など)のみ配線して下さい。予備の素子などを配線している場合、その素子からのノイズで A/D 変換動作に影響を与える可能性があります。

●交流特性（低速クロック出力）

(特に指定のない場合は、 $V_{DD}=1.8\sim 3.6V$, $V_{SS}=0V$, $T_a=-40\sim +85^{\circ}C$)


項 目	記 号	条 件	規 格 値			単位
			Min.	Typ.	Max.	
クロック出力周波数	Tclk	—	—	32.768	—	kHz

●逐次比較型 A/D コンバータの電気的特性

(特に指定のない場合は、 $V_{DD}=1.8\sim 3.6V$, $V_{SS}=0V$, $T_a=-40\sim +85^{\circ}C$)

項 目	記 号	条 件	規 格 値			単位
			Min.	Typ.	Max.	
分解能	n	—	—	12	—	bit
積分非直線性誤差	INL	$2.7V \leq V_{REF} \leq 3.6V$	-4	—	+4	LSB
		$2.2V \leq V_{REF} < 2.7V$	-6	—	+6	
		$1.8V \leq V_{REF} < 2.2V$ (低速クロック使用時)	-10	—	+10	
微分非直線性誤差	DNL	$2.7V \leq V_{REF} \leq 3.6V$	-3	—	+3	
		$2.2V \leq V_{REF} < 2.7V$	-5	—	+5	
		$1.8V \leq V_{REF} < 2.2V$ (低速クロック使用時)	-9	—	+9	
ゼロスケール誤差	V_{OFF}	$2.2V \leq V_{REF} \leq 3.6V$	-6	—	+6	
		$1.8V \leq V_{REF} < 2.2V$ (低速クロック使用時)	-10	—	+10	
フルスケール誤差	FSE	$2.2V \leq V_{REF} \leq 3.6V$	-6	—	+6	
		$1.8V \leq V_{REF} < 2.2V$ (低速クロック使用時)	-10	—	+10	
入力インピーダンス	RI	—	—	—	5k	Ω
SA-ADC 基準電位	V_{REF}	—	1.8	—	V_{DD}	V
変換時間	t_{CONV}	高速クロック使用時(Max.4MHz)	—	170	—	clk
		低速クロック使用時	—	16	—	



測定回路



●リセット特性


(特に指定のない場合は、 $V_{DD}=1.8\sim3.6V$, $V_{SS}=0V$, $T_a=-40\sim+85^{\circ}C$)

項 目	記 号	条 件	規 格 値			単位	測定回路
			Min.	Typ.	Max.		
リセットパルス幅	P_{RST}	—	200	—	—	μs	1
リセットノイズ除去パルス幅	P_{NRST}	—	—	—	0.3	μs	
パワーオンリセット発生電源立ち上がり時間	T_{POR}	—	—	—	10	ms	



●電源の投入および遮断


V_{DD} の電源投入および遮断は、以下のタイミング制約を守ってください。



[ご注意]

V_{DDL} が 100mV 以上のときに電源を投入される場合は RESET_N 端子を”L”レベルにしてリセットを入れてください。
 T_{POR} は電源をリニアに立ち上げた場合の値です。リニアに立ち上げられない場合は RESET_N 端子によるリセットをご使用いただくか弊社にお問い合わせください。

■ 応用回路例




C _V	: 1μF*	C _{L0}	: open*
C _L	: 2.2μF	C ₁₂	: 1μF*
C _{GL} , C _{DL}	: 12~16pF*	C _{VH}	: 1μF*
C _a ~C _c	: 1μF*	RS0, RS1	: 10 KΩ
C _{H12}	: 1μF*	CVR0, CVR1	: 820 pF
C _{AV}	: 1μF*		
CS0, CS1	: 560 pF		
RT0, RT1	: Thermistor (103AT/Semitec)		
X _L	: DT-26, Daishinku		

*: お客様のご使用環境で評価の上、必要に応じて適切なものをご使用ください。

■パッケージ外形図

●ML630Q464/Q466 パッケージ外形図



表面実装型パッケージ実装上のご注意

表面実装型パッケージは、リフロー実装時の熱や保管時のパッケージの吸湿量等到大変影響を受けやすいパッケージです。したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケージコード及び希望されている実装条件(リフロー方法、温度、回数)、保管条件などをセールスオフィスまで必ずお問い合わせください。

■改版履歴

ドキュメント No.	発行日	ページ		変更内容
		改版前	改版後	
FJDL630Q464-01	2016.10.26	－	－	初版発行
FJDL630Q464-02	2021.5.13	12	12	未使用端子処理の変更(RESET_N, BRMP)
		13	13	推奨動作条件に注釈追加
		26	26	SSIOF の注釈追加
		30	30	電源の投入および遮断の訂正
		15	30	リセット特性の記載位置を変更 注意の追加
		*	*	誤記訂正
FJDL630Q464-03	2023.12.15	1	1	用途を追加
		32	32	パッケージ外形図を更新
		－	34	製品使用時の注意事項を追加
		34	35	ご注意の更新

製品使用時の注意事項

本製品を含むマイコン製品全体に適用する「注意事項」について以下に記載します。
製品個別の注意事項については、各製品のユーザーズマニュアル本文中の【注意】を参照してください。
なお、各製品のユーザーズマニュアルの本文と異なる記載がある場合は、本文中の記載を優先します。

1. 未使用の入力端子の処置
未使用の入力端子は、ノイズなどによる誤動作や消費電流の増加を防ぐために、電源または GND に固定してください。本文中に未使用端子の処置について記載のある製品は、その内容に従い処置してください。
2. 電源投入時の状態
電源投入時、電源電圧が推奨動作電圧に達し、かつリセット端子に“L”レベルの電圧が入力されるまでは、内部レジスタの値および、ポートの出力は不定です。
パワーオンリセットを搭載する製品は、パワーオンリセットが発生するまでは、内部レジスタの値およびポートの出力は不定です。
不定状態の内部レジスタの値やポート出力でシステムが誤動作しないよう注意して設計してください。
3. メモリ未使用領域へのアクセス
メモリ未使用領域のアドレスの読み出し、または書き込みを実行した場合の動作は保証いたしません。
4. 製品間の相違
電气的特性、ノイズ耐量、ノイズ輻射量等はマイコン製品ごとに異なります。他のマイコン製品から本製品に変更した場合に、お客様の機器・システムにおいて評価結果が変化する場合がありますので、本製品を実装したお客様の機器・システムにおいて十分な評価をしてからご使用ください。
5. 使用環境
本製品を高湿度な環境や結露する環境で使用する場合は防湿防水対策をしてください。

ご注意

- 1) 本製品をご使用の際は、最新の製品情報をご確認の上、絶対最大定格^(*)、動作条件その他の指定条件の範囲内でお使いください。指定条件の範囲を超えて使用された場合や、使用上の注意を守ることなく使用された場合、その後に発生した故障、誤動作等の不具合、事故、損害等については、ラピステクノロジー株式会社(以下、「当社」といいます)はいかなる責任も負いません。また、指定条件の範囲内のご使用であっても、半導体製品は種々の要因で故障・誤作動する可能性があります。万が一本製品が故障・誤作動した場合でも、その影響により人身事故、火災損害等が起らないよう、お客様の責任において、ディレーティング、冗長設計、延焼防止、バックアップ、フェイルセーフ等お客様の機器・システムとしての安全確保を行ってください。
(*1)絶対最大定格：瞬時たりとも超過してはならない限界値となります。
- 2) 本資料に掲載されております製品は、耐放射線設計がなされていません。
- 3) 本資料に記載されております応用回路例やその定数、ソフトウェア等の情報は、半導体製品の標準的な動作例や応用例を説明するものです。お客様の機器やシステムの設計においてこれらの情報を使用する場合には、お客様の責任において行ってください。また、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいたします。これらのご使用に起因して生じた損害等に関し、当社は一切その責任を負いません。
- 4) 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の技術情報は、それをもって当該技術情報に関する当社または第三者の知的財産権その他の権利を許諾するものではありません。したがって、当該技術情報を使用されたことによる第三者の知的財産権に対する侵害またはこれらに関する紛争について、当社は何ら責任を負うものではありません。
- 5) 当社は、本資料に明示した用途で本製品が使用されることを意図しています。本資料に明示した用途以外への使用を検討される場合は、必ず営業窓口までお問い合わせください。また、本製品を、医療機器分類クラスⅢ、Ⅳに該当する用途に使用される際は、必ず当社へご連絡の上、書面にて承諾を得てください。
本製品を、直接生命・身体に危害を及ぼす可能性のある機器・システム、極めて高い信頼性を要求される機器(航空宇宙機器、原子力制御機器、海底中継機器等)に使用することはできません。当社の事前の書面による承諾なく、当社の意図していない用途に製品を使用したことにより生じた損害等に関し、当社は一切その責任を負いません。
- 6) 本資料に記載の内容は、改良などのため予告なく変更することがあります。本製品のご使用、ご購入に際しては、必ず事前に営業窓口で最新の情報をご確認ください。本資料に記載されております情報は、正確を期すため慎重に作成したものです。万が一、当該情報の誤り・誤植に起因して、お客様に損害が生じた場合においても、当社はその責任を負うものではありません。
- 7) 本製品のご使用に際しては、RoHS 指令など適用される環境関連法令を遵守の上ご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いません。
- 8) 本製品および本資料に記載の技術を輸出または国外へ提供する際には、「外国為替及び外国貿易法」、「米国輸出管理規則」など適用される輸出関連法令を遵守し、それらの定めにしたがって必要な手続を行ってください。
- 9) 本資料に記載されている内容または本製品についてご不明な点がございましたら営業窓口までお問い合わせください。
- 10) 本資料の一部または全部を当社の許可なく、転載・複写することを堅くお断りします。

Copyright 2020 – 2023 LAPIS Technology Co., Ltd.

ラピステクノロジー株式会社

〒222-8575 神奈川県横浜市港北区新横浜 2-4-8

<https://www.lapis-tech.com>